



**UNIVERSIDADE FEDERAL DA BAHIA
ESCOLA POLITÉCNICA DA UFBA
DEPARTAMENTO DE ENGENHARIA ELÉTRICA**

**ANÁLISE DE DISTORÇÃO EM MULTIPLICADORES
UTILIZANDO 2D-INLF**

Autora: Gabriele Costa Gonçalves
Orientadora: Prof^ª Dr^ª Ana Isabela de Araújo Cunha
Co-Orientador: Prof. Dr. Edson Pinto Santana

SALVADOR
2015

GABRIELE COSTA GONÇALVES

**ANÁLISE DE DISTORÇÃO EM MULTIPLICADORES
UTILIZANDO 2D-INLF**

Dissertação de Mestrado submetida ao Programa de Pós-Graduação em Engenharia Elétrica da Universidade Federal da Bahia como parte dos requisitos necessários para obtenção do grau de Mestre em Engenharia Elétrica.

Ana Isabela Araújo Cunha
(Orientadora)

Edson Pinto Santana
(Co-Orientador)

SALVADOR – BA
Novembro de 2015

G635 Gonçalves, Gabriele Costa.
Análise de distorção em multiplicadores utilizando 2D-INLF/
Gabriele Costa Gonçalves. – Salvador, 2015.
90 f. : il. color.

Orientadora: Profa. Dr^a Ana Isabela Araújo Cunha.
Co-orientador: Prof. Dr. Edson Pinto Santana.
Dissertação (Mestrado) – Universidade Federal da Bahia.
Escola Politécnica, 2015.

1. Multiplicadores analógicos. 2. Distorção. 3. Função não-linear integral. I. Cunha, Ana Isabela Araújo. II. Santana, Edson Pinto. III. Universidade Federal da Bahia. IV. Título.

CDD: 621.3192

GABRIELE COSTA GONÇALVES

**ANÁLISE DE DISTORÇÃO EM MULTIPLICADORES
UTILIZANDO 2D-INLF**

Este Trabalho de Dissertação foi julgado adequado para a obtenção do grau de Mestre em Engenharia Elétrica e aprovado em sua forma final pela Comissão Examinadora e pelo Colegiado do Curso de Graduação em Engenharia Elétrica da Universidade Federal da Bahia.

COMISSÃO EXAMINADORA

Prof. Dr^a Ana Isabela Araújo Cunha (orientadora)

Prof. Dr. Edson Pinto Santana (Co-orientador)

Prof. Dr. Fabrício Gerônimo Simões Silva (membro externo)

Prof. Dr. Amauri Oliveira

Prof. Dr. Eduardo Furtado de Simas Filho

“O único lugar onde o sucesso vem antes do trabalho é no dicionário” [Albert Einstein], dedico esta dissertação aos meus pais, minha irmã e meu noivo.

AGRADECIMENTOS

Primeiramente gostaria de agradecer à Deus por iluminar os meus passos e estar sempre presente na minha vida. Aos meus queridos pais, Gilmar e Rosângela, por serem os pilares da minha vida, pelo suporte, dedicação e carinho.

À minha irmã, Grazielle por alegrar os meus dias mais difíceis e pelo seu carinho.

Ao meu querido noivo, Paulo por acompanhar todos os momentos do meu trabalho, por ter sido o meu assistente nas medições com o Analisador de Espectros, pela sua atenção, pelo seu carinho e amor.

À minha querida prima, Bia por acreditar no meu potencial e em mim, e por participar de todos os momentos da minha vida, incluindo os mais chatos.

À minha estimada orientadora, Ana Isabela por ser um exemplo de profissional, por ser minha fonte de conhecimento, pela orientação e dedicação, por estar presente em todos os momentos do meu trabalho, por acreditar na minha capacidade, pela sua amizade e pelo carinho.

Ao Prof. Edson, pela sua colaboração, por seus conhecimentos e pelo seu suporte. Aos meus colegas, Isan, Fabian, Henrique por terem cooperado na produção do meu trabalho e em especial Shirlene por ser tão dedicada, organizada e pela sua amizade. As funcionárias do Departamento de Engenharia Elétrica, Ingrid e Jana, por serem prestativas e solucionarem os meus problemas.

E finalmente a todos que ajudaram diretamente ou indiretamente na conclusão do meu trabalho.

RESUMO

Este trabalho apresenta uma comparação entre três metodologias de avaliação de distorção na operação de multiplicadores analógicos: a função integral não-linear bidimensional e a distorção harmônica total considerando sinais senoidais em duas entradas, ambas propostas por nosso grupo de pesquisa, e a clássica distorção harmônica total considerando sinal senoidal em apenas uma entrada. Ao contrário da distorção harmônica total clássica, os dois critérios propostos levam em consideração o efeito da aplicação simultânea de sinais nas duas entradas e de sua interação sobre a distorção da operação multiplicadora. Uma análise teórica foi desenvolvida com a finalidade de relacionar os três critérios estudados com os coeficientes de distorção do multiplicador. Embora limitadas ao caso de distorção de até quinta ordem, as expressões obtidas permitiram determinar teoricamente a variação das três figuras de mérito com as amplitudes dos sinais na sua entrada, utilizando coeficientes de distorção hipotéticos ou extraídos por meio de ajuste de características DC levantadas experimentalmente. Medições DC e AC foram realizadas sobre circuitos integrados disponíveis comercialmente. As medições DC consistem do levantamento de superfícies características relacionando o sinal de saída do multiplicador e os sinais em suas duas entradas. Com estas medidas foi possível determinar experimentalmente a função integral não-linear bidimensional de cada multiplicador testado. Foi possível também estimar os coeficientes de distorção por ajuste às superfícies pelo método dos mínimos quadrados. As medições AC consistem da busca de componentes espectrais de potência significativa na saída do multiplicador, utilizando um analisador de espectros. Com estas medidas foi possível calcular os valores experimentais da distorção harmônica total clássica e da que considera sinais senoidais nas duas entradas. As dificuldades bem como os benefícios implícitos nos procedimentos envolvidos em cada metodologia são realçadas.

Palavras-Chaves: distorção; multiplicador analógico; função não-linear integral; distorção harmônica total.

ABSTRACT

This work presents a comparison between three methodologies for evaluating distortion in the operation of analog multipliers: the two dimensional integral nonlinear function and the double input total harmonic distortion, both proposed by us, and the conventional single input total harmonic distortion. On the contrary of the conventional total harmonic distortion, both proposed criteria take into account the effect of applying two input signals simultaneously, as well as their interaction, on the distortion of the multiplying function. A theoretical analysis has been developed in order to relate the three criteria here analyzed to the multiplier distortion coefficients. Although limited by up to fifth order distortion, the obtained expressions allowed the determination of the theoretical variation of the three figures of merit with input signal amplitudes, by using either hypothetic distortion coefficients or coefficients that have been extracted through the fitting of measured DC characteristics. DC and AC measurements have been accomplished over commercially available devices. The mentioned DC measurements consist of acquiring characteristic surfaces relating the multiplier output signal and the two input signals. With these measures it has been possible to experimentally determine the two dimensional integral nonlinear function of each tested circuit. It has also been possible to estimate the distortion coefficients by applying the Least Squares method to the measured surfaces. The AC measurements consist of searching spectral components with significant power, through a spectrum analyzer. With these measures it has been possible to calculate the experimental values for the conventional total harmonic distortion and the one that takes into account sinusoidal signals in both inputs. The difficulties as well as the profits implied in the procedures involved in each methodology are highlighted.

Keywords: distortion; analog multiplier; integral nonlinear function; total harmonic distortion.

LISTA DE ILUSTRAÇÕES

| | |
|--|----|
| Figura 2.1: Características saída-entrada normalizadas..... | 36 |
| Figura 2.2: Característica saída-entrada normalizada para o caso que $y(x)$ intercepta a 1ª bissetriz em um ponto intermediário..... | 37 |
| Figura 2.3: Representação da superfície característica de transferência de um multiplicador analógico ideal (paraboloide hiperbólico), para o caso de constante de multiplicação igual a 0,1..... | 39 |
| Figura 2.4: Figuras de mérito para análise de distorção de multiplicador: THD (linha pontilhada); THD _{2in} (linha tracejada); 2D-INLF (linha cheia) – Referente ao conjunto 1 de coeficientes..... | 49 |
| Figura 2.5: Figuras de mérito para análise de distorção de multiplicador: THD (linha pontilhada); THD _{2in} (linha tracejada); 2D-INLF (linha cheia) – Referente ao conjunto 2 de coeficientes..... | 49 |
| Figura 2.6: Figuras de mérito para análise de distorção de multiplicador: THD (linha pontilhada); THD _{2in} (linha tracejada); 2D-INLF (linha cheia) – Referente ao conjunto 3 de coeficientes..... | 50 |
| Figura 2.7: Figuras de mérito para análise de distorção de multiplicador: THD (linha pontilhada); THD _{2in} (linha tracejada); 2D-INLF (linha cheia) – Referente ao conjunto 4 de coeficientes..... | 50 |
| Figura 2.8: Figuras de mérito para análise de distorção de multiplicador: THD (linha pontilhada); THD _{2in} (linha tracejada); 2D-INLF (linha cheia) – Referente ao conjunto 5 de coeficientes..... | 51 |
| Figura 2.9: Figuras de mérito para análise de distorção de multiplicador: THD (linha pontilhada); THD _{2in} (linha tracejada); 2D-INLF (linha cheia) – Referente ao conjunto 6 de coeficientes..... | 51 |

| | |
|--|----|
| Figura 2.10: Circuito quadrador utilizado no multiplicador de (TANNO,2000)..... | 53 |
| Figura 2.11: Esquema de cancelamento utilizado no multiplicador de quatro quadrantes de (TANNO,2000)..... | 54 |
| Figura 3.1: Conexão básica do CHIP 1 para operação como multiplicador..... | 57 |
| Figura 3.2: Conexão básica do CHIP 2 para operação como multiplicador..... | 58 |
| Figura 3.3: Conexão básica do CHIP 2 para operação como multiplicador..... | 59 |
| Figura 3.4: Acessório de teste paramétrico U2941A da Agilent..... | 60 |
| Figura 3.5: Diagrama de blocos da configuração para medição das superfícies DC..... | 60 |
| Figura 3.6: Algoritmo do código de controle da SMU pelo computador..... | 61 |
| Figura 3.7: Analisador de Espectro Agilent - Modelo E4404BE..... | 63 |
| Figura 3.8: Diagrama de blocos da configuração para medição da THD..... | 64 |
| Figura 3.9: Diagrama de blocos da configuração para medição da THD _{2in} | 64 |
| Figura 4.1: Superfície medida na saída do CHIP 2, para NP =50 pontos e v _{lmax} = 1V..... | 65 |
| Figura 4.2: Superfície medida na saída do CHIP 2, para NP =50 pontos e v _{lmax} = 1V..... | 65 |
| Figura 4.3: Valores teóricos das figuras de mérito para análise de distorção do CHIP 1: THD (linha pontilhada); THD _{2in} (linha tracejada); 2D-INLF (linha cheia)..... | 67 |
| Figura 4.4: Valores teóricos das figuras de mérito para análise de distorção do CHIP 2: THD (linha pontilhada); THD _{2in} (linha tracejada); 2D-INLF (linha cheia)..... | 68 |

| | |
|--|----|
| Figura 4.5: Valores teóricos das figuras de mérito para análise de distorção do CHIP 3: THD (linha pontilhada); THD _{2in} (linha tracejada); 2D-INLF (linha cheia)..... | 68 |
| Figura 4.6: 2D-INLF versus valor da tensão máxima em ambas entradas, para CHIP 1: NP = 201 (asteriscos), NP = 50 (triângulos), curva teórica (linha cheia) | 69 |
| Figura 4.7: 2D-INLF versus valor da tensão máxima em ambas entradas, para CHIP 2: NP = 201 (asteriscos), NP = 50 (triângulos), curva simulada (círculos), curva teórica (linha cheia)..... | 70 |
| Figura 4.8: 2D-INLF versus valor da tensão máxima em ambas entradas, para CHIP 3: NP = 201 (asteriscos), NP = 50 (triângulos), curva teórica (linha cheia)..... | 71 |
| Figura 4.9: Distorção harmônica total na saída dos geradores Agilent Technologies 33250A (asteriscos) e Keithley 339 (círculos)..... | 72 |
| Figura 4.10: Distorção harmônica total versus amplitude dos sinais senoidais para o CHIP 1: THD com X senoidal (9 kHz) e Y constante (10 V) (triângulos); THD com Y senoidal (9 kHz) e X constante (10 V) (asteriscos); THD _{2in} com 10 kHz em X e 55 kHz em Y (círculos)..... | 73 |
| Figura 4.11: Distorção harmônica total versus amplitude dos sinais senoidais para o CHIP 2: THD com X senoidal (9 kHz) e Y constante (10 V) (triângulos); THD com Y senoidal (9 kHz) e X constante (10 V) (asteriscos); THD _{2in} com 10 kHz em X e 55 kHz em Y (círculos)..... | 73 |
| Figura 4.12: Distorção harmônica total versus amplitude dos sinais senoidais para o CHIP 3: THD com X senoidal (9 kHz) e Y constante (10 V) (triângulos); THD com Y senoidal (9 kHz) e X constante (10 V) (asteriscos); THD _{2in} com 10 kHz em X e 55 kHz em Y (círculos)..... | 74 |

LISTA DE TABELAS

| | |
|--|----|
| Tabela 2.1: Identidades Trigonômicas..... | 41 |
| Tabela 2.2: Amplitudes das componentes de frequência na saída de sistema de duas entradas com não-linearidade de 5ª ordem – caso de uma entrada senoidal e uma entrada constante..... | 41 |
| Tabela 2.3: Amplitudes das componentes de frequência na saída de sistema de duas entradas com não-linearidade de 5ª ordem – caso de duas entradas senoidais..... | 43 |
| Tabela 2.3: Amplitudes das componentes de frequência na saída de sistema de duas entradas com não-linearidade de 5ª ordem – caso de duas entradas senoidais (continuação)..... | 44 |
| Tabela 2.4: Figuras de mérito para avaliação da distorção em sistema de duas entradas com não-linearidade de 5ª ordem..... | 46 |
| Tabela 2.5: Figuras de mérito para avaliação da distorção em sistema de duas entradas com distorção de 5ª ordem para o caso de amplitudes iguais dos sinais senoidais: $I_x = I_y = I$ | 47 |
| Tabela 2.6: Coeficientes atribuídos para análise das figuras de mérito THD, THD2in e 2D-INLF..... | 48 |
| Tabela 4.1: Coeficientes de distorção extraídos a partir das superfícies características DC dos multiplicadores sob teste..... | 66 |
| Tabela 4.2: Não-linearidades especificadas pelos fabricantes para 10 V em ambos canais..... | 75 |
| Tabela 4.3: Resultados da THD para amplitude do sinal senoidal e valor constante iguais a 10V..... | 75 |

LISTA DE ABREVIATURAS

2D-INLF - *Two Dimensional Integral Non-Linear Function*

CMOS - *Complementary Metal Oxid Semiconductor*

DG - *Double-Gate*

FC - *Fourier Coefficients*

FSIM - *Full Successive Integrals Method*

FSIM - *Full Successive Integrals Method*

HD₂ – *Second Harmonic Distortion*

HD₃ – *Third Harmonic Distortion*

HD_n – *Harmonic Distortion of order n*

IDDG - *Independently Driven Double-Gate*

IFM - *Integral Function Method*

IM_n – *Intermodulation Distortion of order n*

INLF - *Integral Non-Linear Function*

IP₂ - *Second Intercept Points*

IP₃ – *Third Intercept Points*

IP_n – *Intercept Points of order n*

LCCI - *Laboratório de Concepção de Circuitos Integrados*

MF MOS - *Multi-input Floating Gate MOS*

MOS - *Metal Oxide Semiconductor*

MOSFET - *Metal Oxide Semiconductor Field Effect Transistor*

NP - *Número de pontos*

PLL - *Phased Locked Loop*

RF - *Radio Frequency*

RMS – *Root Mean Square*

SDDG - *Symmetrically Driven Double-Gate*

SMU - *Source Measure Unit*

SOI FD - *Silicon On Insulator Fully Depleted*

SCPI - *Standard Commands for Programmable Instruments*

THD – *Total Harmonic Distortion*

VIP_n - *Voltage Intercept Points of order n*

VLSI - *Very Large Scale Integration*

LISTA DE SÍMBOLOS

a e b - números inteiros

A_1 e A_2 – amplitudes diferentes

$A_{a,b}$ - amplitude da componente do sinal de saída

a_{mn} - coeficientes de distorção (m e n inteiros não negativos)

C_1 - amplitude da componente na frequência fundamental na saída

C_n - amplitude da n ésima harmônica

D - integral da INLF

D_s - integral normalizada da INLF

f_1 e f_2 - frequências diferentes

I , I_x e I_y – amplitudes dos sinais aplicados às entradas do multiplicador

\mathcal{I}_1 e \mathcal{I}_2 - integrais da definição da 2D-INLF

i_{Di} - corrente de dreno do MOSFET i

i_{QUAD} - corrente de saída do circuito quadrador

K - constante de multiplicação (ganho)

K_{α_i} , n_i e V_{β_i} - parâmetros de modelagem

k_M - constante de multiplicação

n_1 - fator de rampa

$v_{1\min}$, $v_{1\max}$, $v_{2\min}$ e $v_{2\max}$ - limites de variações das tensões nas entradas do multiplicador

v_{GBi} – tensão porta-substrato

v_{SBi} - tensão fonte-substrato

x e y - sinais de entrada do multiplicador

x_{max} e y_{max} - limites superiores dos sinais de entrada

x_{min} e y_{min} - limites inferiores dos sinais de entrada

z - sinal de saída real do multiplicador

z_{ideal} - sinal de saída ideal do multiplicador

ω_1 e ω_2 - frequências angulares diferentes

ω_x e ω_y - frequências angulares diferentes

SUMÁRIO

| | |
|---|-----------|
| 1. INTRODUÇÃO..... | 17 |
| 1.1. Objetivos | 17 |
| 1.2. Contextualização do problema | 18 |
| 2. FUNDAMENTAÇÃO TEÓRICA | 32 |
| 2.1. Critérios clássicos para Análise de distorção | 32 |
| 2.2. Distorção Harmônica Total com Sinais Senoidais nas duas entradas-THD _{2in} 34 | |
| 2.3. Método da Função Integral - IFM | 36 |
| 2.3.1. Função Não Linear Integral - INLF | 36 |
| 2.3.2. Função Não Linear Integral em duas dimensões – 2D-INLF | 38 |
| 2.4. Considerações Teóricas..... | 40 |
| 2.5. Fontes de Distorção em Multiplicadores – Estudo de caso..... | 52 |
| 3. METODOLOGIA..... | 57 |
| 3.1. Dispositivos Testados | 57 |
| 3.2. Descrição do Método Experimental da 2D-INLF | 59 |
| 3.3. Análise Espectral | 62 |
| 4. RESULTADOS EXPERIMENTAIS..... | 65 |
| 5. CONCLUSÃO..... | 80 |
| 6. REFERÊNCIAS BIBLIOGRÁFICAS..... | 84 |
| APÊNDICE A | 88 |
| APÊNDICE B..... | 90 |

1. INTRODUÇÃO

1.1. Objetivos

- **Principal:**

O objetivo principal deste trabalho de pesquisa é a validação experimental do critério da 2D-INLF (*two dimensional integral non-linear function*: função não linear integral em duas dimensões) (LACERDA et al., 2009), nos aspectos de confiabilidade e operacionalidade, para quantificar o grau de distorção de multiplicadores analógicos, levando em consideração simultaneamente os caminhos dos sinais aplicados a ambas entradas. Este critério foi proposto pela equipe de pesquisa do Laboratório de Concepção de Circuitos Integrados (LCCI) da Universidade Federal da Bahia (UFBA) como uma extensão do critério da INLF (*integral non-linear function*: função não linear integral) (CERDEIRA et al., 2001) (GARCÍA-SÁNCHEZ et al., 2002) (SALAZAR; ORTIZ-CONDE; GARCÍA-SÁNCHEZ, 2007) (CERDEIRA; ALEMÁN; ESTRADA, 2004), que quantifica o grau de não linearidade em sistemas de uma entrada e uma saída. Como a INLF, a 2D-INLF utiliza apenas medições de características DC, configurando-se como uma alternativa às metodologias baseadas em análise espectral, as quais utilizam sinais AC, sendo estes tipos de sinais usualmente ruidosos. Dentre estas metodologias, é também uma proposta deste trabalho a determinação experimental da THD (*total harmonic distortion*: distorção harmônica total) considerando sinais senoidais de diferentes frequências aplicados simultaneamente às duas entradas do multiplicador analógico.

- **Específicos**

Os objetivos específicos deste trabalho de pesquisa são:

- (i) Desenvolvimento de uma sistemática para determinação experimental da figura de mérito 2D-INLF de multiplicadores analógicos, principal contribuição deste trabalho, utilizando procedimentos automatizados para levantamento de características de transferência DC e o posterior cálculo da integral em duas dimensões por meio de uma ferramenta computacional.

- (ii) Desenvolvimento de uma sistemática para determinação experimental da THD, utilizando análise espectral: (a) com aplicação de um sinal senoidal em uma das entradas, mantendo a outra constante (método convencional); (b) com a aplicação de sinais senoidais nas duas entradas do multiplicador analógico (proposta deste trabalho), sendo, neste caso, doravante designada THD_{2in}.
- (iii) Comparação das metodologias desenvolvidas em (i) e (ii) pela análise dos resultados experimentais obtidos a partir de amostras de multiplicadores analógicos.
- (iv) Investigação da possibilidade de estabelecer relações teóricas entre as metodologias ou critérios.

1.2. Contextualização do Problema

Multiplicadores analógicos são sub-circuitos importantes, de pelo menos duas entradas e uma saída, com aplicações em instrumentação, em processamento de sinais analógicos e em sistemas de comunicações. Em geral se apresentam nas formas de um, dois ou quatro quadrantes, dependendo de quais sinais de entrada podem assumir valores positivos ou negativos. No multiplicador de um quadrante, os dois sinais de entrada devem ser não negativos. No de dois quadrantes apenas um dos sinais pode ser positivo ou negativo. No de quatro quadrantes, ambos os sinais podem ser positivos ou negativos.

Na prática, por limitações dos componentes eletrônicos utilizados em sua implementação, os multiplicadores exibem características de transferência com distorção. Limitando-se às aplicações em baixas e médias frequências dos multiplicadores analógicos, é possível identificar diversos exemplos em que o nível de distorção introduzido pelo multiplicador pode ser crítico. No campo da instrumentação eletrônica (ANALOG DEVICES, 1978), destacam-se, entre outros circuitos e sistemas:

- (i) Wattímetros: neste caso, uma das entradas do multiplicador recebe o sinal de tensão sobre a carga do circuito cuja potência de saída se deseja conhecer, enquanto a outra entrada recebe uma tensão medida sobre uma resistência r muito pequena (em geral, décimos de ohms) em série com a resistência de carga, não devendo aquela, portanto, roubar uma fração significativa da tensão aplicada sobre esta. A tensão sobre r é proporcional à corrente de carga, logo o produto dos dois sinais consiste numa medida da potência instantânea

entregue à resistência de carga, que pode ser levantada em termos da frequência do sinal de tensão ou em termos da forma de onda (ANALOG DEVICES, 1978). Ainda que se possa utilizar um amplificador de tensão para levar a tensão sobre r a valores apreciáveis, pode-se inferir quão necessária é a utilização de multiplicadores analógicos de baixa distorção para esta aferição, especialmente no que concerne à entrada que recebe o sinal proporcional à corrente.

- (ii) Medidores de vazão: neste caso, sensores de temperatura lineares e bem casados devem ser acoplados antes e depois de um dispositivo de aquecimento (resistência) conectado ao duto por onde deverá passar o fluido. A diferença entre as temperaturas detectadas pelos dois sensores é proporcional à vazão. Esta medição requer que a potência da resistência se mantenha constante, o que é conseguido por meio de um sistema de controle que utiliza um wattímetro, como o descrito no parágrafo anterior. Assim, a acurácia da medição de vazão apresenta uma dependência indireta do nível de distorção do multiplicador embutido no wattímetro.
- (iii) Fasímetros: nesta aplicação, um multiplicador analógico pode ser utilizado para detectar a diferença de fase entre dois sinais senoidais, pois o valor médio do produto entre um dos sinais e o outro previamente defasado de 90° é proporcional ao seno do ângulo de defasagem original (ANALOG DEVICES, 1978). Para ângulos entre 0,0025 e 0,25 radianos, a relação entre o ângulo e seu seno é aproximadamente linear e este método provê uma indicação aproximadamente direta da fase entre os dois sinais (ANALOG DEVICES, 1978). Entretanto, a distorção inerente ao multiplicador pode afetar significativamente esta aferição tão delicada.
- (iv) Linearização da ponte de Wheatstone: a fim de que a resposta da ponte de Wheatstone se torne linear, pode-se utilizar um multiplicador para calcular a inversa w da função não linear y da ponte: $w = y/(1 - y)$. O multiplicador deve ser colocado numa configuração realimentada para realizar a divisão entre o sinal de entrada e um sinal complementar a este. Note-se que qualquer distorção na função divisora (derivada da função multiplicadora), não permitirá a perfeita compensação da não-linearidade da ponte.

No campo do processamento analógico de sinais, podem ser citados:

- (v) Conversores RMS (valor eficaz) para DC (valor constante) (ANALOG DEVICES, 1978): nesta aplicação, os sinais de entrada v_{in} e saída v_{out} do circuito se relacionam segundo a equação $(v_{in} + v_{out})(v_{in} - v_{out}) = \tau \cdot (dv_{out}/dt)$, sendo τ uma constante de tempo. Nesta expressão, o termo da esquerda é obtido por meio de um multiplicador analógico. Espera-se que no regime permanente ou para variações lentas de v_{out} , a equação resulte na igualdade aproximada entre o valor médio de v_{in}^2 e o valor v_{out}^2 , sendo v_{out} , pois, uma aproximação para a raiz média quadrática (valor rms) de v_{in} . Entretanto, a acurácia desta aproximação depende do cancelamento de termos na equação do sistema, o que pode não ser atingido de forma satisfatória em virtude de distorção presente na operação do multiplicador.
- (vi) Dobradores de frequência (ANALOG DEVICES, 1978): neste caso, o multiplicador é configurado para operar como quadrador (o mesmo sinal é aplicado às duas entradas). Ao se aplicar um tom à entrada do dobrador, o resultado é um valor constante, que pode ser bloqueado capacitivamente, e um tom uma oitava acima, conforme a equação ideal: $\sin^2(\omega t) = [1 - \cos(2\omega t)]/2$. Contudo, a presença de distorção na operação do multiplicador deve fazer aparecer outros tons, em frequências múltiplas da frequência do sinal de entrada. Por exemplo, suponha-se que a relação de transferência real do multiplicador tenha a forma: $z = K_1 x \cdot y + K_2 x^2 y$, onde x e y são os sinais de entradas, z é o sinal de saída, K_1 é o ganho do multiplicador e K_2 é um coeficiente de distorção. Neste caso, a operação como quadrador dá origem a senóides nas frequências ω , 2ω e 3ω .
- (vii) Redes neuronais celulares analógicas (SANTANA; FREIRE; CUNHA, 2012): trata-se de uma classe de circuitos analógicos densos, muito adequados ao processamento analógico de imagens. Estas redes consistem de matrizes retangulares de células circuitais, onde cada célula compreende vários blocos multiplicadores que realizam o produto dos sinais de entrada e de saída da própria célula em questão e de células vizinhas por coeficientes de ponderação, os chamados operadores sinápticos. Os valores destes coeficientes definem a função que será realizada pela rede sobre a imagem (detecção de bordas, projeção de sombras, filtragens diversas, entre tantas outras). Para exemplificar, uma rede de dimensões 64 x 64 e com vizinhança de raio unitário

(cada uma das 64^2 células relacionando-se com oito vizinhas e com ela mesma), o número de multiplicadores pode chegar a 77824. A operação ligeiramente distorcida destes numerosos multiplicadores pode ter um efeito cumulativo e degradar de forma dramática o processamento executado pela rede sobre a imagem.

Estes exemplos ilustram intuitivamente como não idealidades presentes na operação dos multiplicadores podem afetar a função global do circuito e o quanto é importante estimar o nível de distorção dos multiplicadores como parte de sua avaliação de desempenho. Para analisar estas não idealidades, existem métodos diferentes, que podem ser aplicados a circuitos elétricos, como os multiplicadores propriamente, assim como a dispositivos eletrônicos, como os transistores.

A THD e a IM_n (intermodulação de enésima ordem) são figuras de mérito clássicas, que avaliam o nível de distorção em circuitos dos quais se espera um comportamento linear. São normalmente calculadas a partir de análises AC a fim de identificar componentes de frequências estranhas à resposta ideal do circuito. Isto pode ser realizado tanto por análise espectral do sinal, diretamente, quanto por análise no domínio do tempo para grandes sinais seguida da aplicação da transformada de Fourier.

Nesse trabalho, serão relatados dois problemas relacionados à análise de distorção em multiplicadores analógicos. Primeiramente, multiplicadores analógicos são sistemas não lineares de duas entradas. Tradicionalmente, a análise da distorção se resume à observação de linearidade do circuito, configurado de modo a receber apenas um sinal de entrada mantendo a outra entrada constante (WILAMOWSKI, 1998) (TANNO; ISHIZUKA; TANG, 2000) (MACHADO et al., 2008) (PROMMEE et al., 2006). Desta forma, a distorção harmônica ou a intermodulação de enésima ordem podem avaliar o grau de linearidade da resposta do circuito a cada entrada individual.

Todavia, considerar apenas a relação entre a saída e cada entrada de um multiplicador analógico individualmente, mesmo que esta relação seja perfeitamente linear, em geral não permite detectar a distorção causada pela operação completa (LACERDA et al., 2009). Por exemplo, suponhamos que a operação real (com distorção) de um circuito multiplicador seja descrita pela relação: $z = K_1x.y + K_2y + K_3x^2.y$, onde z é o sinal de saída, x e y são os sinais de entrada e K_1 , K_2 e K_3 são constantes, as duas últimas resultantes de não idealidades. Fixando-se o sinal de entrada x em um valor constante, verifica-se uma relação linear entre z e y . Assim, não se pode garantir que não haverá distorção apreciável no funcionamento do

circuito, ainda que a relação entre a saída e uma das entradas seja linear. Logo, ambas as entradas devem ser consideradas ao mesmo tempo e interagindo entre si para a análise de distorção em multiplicadores.

O segundo problema está relacionado ao método de análise espectral, que é bastante complexa no caso de circuitos com duas entradas, se comparada com a de circuitos de uma única entrada. Para dois tons aplicados às entradas, conforme definição a ser apresentada na Seção 2.3, a distorção na saída do multiplicador compreende a soma das potências de todas as componentes que diferem da soma e da diferença das frequências harmônicas dos tons originais. Sendo assim, este método exige a busca de todas as componentes de frequência de potência significativa na resposta AC do circuito, o que pode ser dificultado ainda pela presença de ruído (LACERDA et al., 2009) (SALAZAR; ORTIZ-CONDE; GARCÍA-SÁNCHEZ, 2007)

Para proporcionar uma visão geral de como o problema da distorção em multiplicadores analógicos tem sido abordado ao longo dos últimos anos, segue uma breve compilação de algumas publicações científicas na área:

- Em (AMIRI; NADERI, 2015) foi apresentado um novo circuito multiplicador de quatro quadrantes, com tensão de alimentação de 1,8V e largura de banda para corte em 3 dB de 1,45 GHz. Os resultados apresentados foram obtidos por simulação utilizando o modelo BSIM3v3 com parâmetros da tecnologia CMOS TSMC 0,18 μm . Comparado com os trabalhos publicados anteriormente, a exatidão do circuito assim como o desempenho em termos de linearidade melhoraram significativamente. A característica de transferência do circuito exibiu um erro de não-linearidade de 1,1 % em uma faixa considerável de amplitude do sinal de entrada. A distorção harmônica total em 1 MHz, manteve-se abaixo de 0,4 %. O circuito é projetado com uma configuração simétrica que pode compensar prováveis não-idealidades de seu desempenho, em geral.
- Em (SANTANA; FREIRE; CUNHA, 2012) é apresentada uma nova arquitetura de multiplicador em tecnologia CMOS, adequada para aplicação em sinapses de redes neuronais celulares. O circuito multiplicador é baseado no comportamento linear do MOSFET no início da região triodo, em todos os níveis de inversão, e possui uma entrada em corrente, uma entrada em tensão e a saída em corrente. Foi projetado na tecnologia CMOS IBM de comprimento mínimo igual a 0,13 μm e seu desempenho foi analisado apenas por simulação, utilizando o pacote de

ferramentas da Mentor Graphics. O circuito de baixo consumo DC ($1,79 \mu\text{W}$) apresentou largura de banda para o corte em 3 dB de 57 kHz, com tensão de alimentação simétrica de $\pm 0,6 \text{ V}$. Para a análise de distorção harmônica total, foi aplicada numa entrada corrente constante de 25 nA e na outra, tensão senoidal de 1 kHz e amplitude variando de 1 mV a 15 mV. De modo inverso, também foi aplicada tensão constante de 15 mV numa entrada e na outra, corrente senoidal de 1 kHz e amplitude variando de 2 nA a 24 nA. Nas duas configurações, a THD máxima simulada resultou inferior a -40 dB (1 %).

- Em (MACHADO et al., 2008) e (MACHADO et al., 2009) foi apresentado um multiplicador de quatro quadrantes implementado na tecnologia CMOS TSMC de comprimento mínimo $0,35 \mu\text{m}$, com uma largura de banda de 1 MHz para o corte em 3 dB. Resultados de simulação foram obtidos por meio do simulador SMASH, utilizando o modelo BSIM3v3.1. Para determinação da distorção harmônica total, foi considerada uma corrente constante de $5 \mu\text{A}$ em uma das entradas e uma corrente senoidal de 100 kHz na outra. A THD experimental foi de 1 % e a simulada 0,53 %, para amplitude do sinal senoidal de entrada de 86 % do fundo de escala $5 \mu\text{A}$. Para amplitude do sinal de entrada de 100 % do fundo de escala, a THD experimental foi de 4 %. Nas medições e simulações foi utilizada uma tensão de alimentação de 3 volts, embora seja reportado que a mínima tensão de alimentação para operação adequada seja de 1,6 volts.
- Em (GARG; GOVIL; GOEL, 2006) foi proposto um novo circuito divisor/multiplicador analógico em modo corrente baseado no princípio translinear aplicado ao transistor MOS na região de saturação. O circuito proposto possui várias vantagens em relação ao divisor/multiplicador convencional MOS, como boa precisão, tolerância a temperaturas altas, largura da banda de passagem ampla para pequenos sinais e distorção harmônica baixa, sendo importante para modernas aplicações VLSI e para sistemas de processamento de sinais, tais como controladores lógicos *fuzzy* e redes neuronais analógicas. São realizadas considerações sobre a THD, porém nenhuma análise para avaliar as distorções no multiplicador foi apresentada.
- Em (PROMMEE et al., 2006) uma estrutura simples de circuito multiplicador analógico em modo de corrente, para operação em baixa tensão e largura de banda maior que 150 MHz, foi proposta. O circuito do multiplicador foi projetado em

tecnologia CMOS de comprimento mínimo igual a $0,25 \mu\text{A}$ e utiliza os transistores no regime de saturação. Os resultados de simulação obtidos foram gerados pelo PSpice. Considerando uma faixa de variação da corrente de entrada de $\pm 100 \mu\text{A}$ e a frequência fixada em 1 MHz, a THD simulada resultou menor que 1 %. Porém, alterando a faixa de variação na entrada para $\pm 300 \mu\text{A}$, registrou-se aumento na THD, que pode chegar a mais que 4 %. Também foi calculado o erro de linearidade, aparentemente a partir de características DC simuladas: este erro resultou menor que 0,8 % para variações do sinal de entrada dentro da faixa de $\pm 100 \mu\text{A}$.

- Em (TANNO, 2000) foi proposto um multiplicador baseado em características corrente-tensão que seguem a lei quadrática, relativas ao transistor MOS operando em inversão forte na região de saturação. Foi utilizada a figura de distorção HD_2 (distorção devida à segunda harmônica) para avaliar teoricamente a influência do descasamento da corrente de entrada, da tensão limiar e do parâmetro transcondutância. Também foi usada a THD para analisar as não idealidades a partir de simulações por meio do HSPICE, fazendo uma entrada constante e aplicando uma senóide de 1 MHz e amplitude pico-a-pico de $40 \mu\text{A}$. Os valores da THD simulada foram 1,49 % e 1,54 % para a entrada constante em $20 \mu\text{A}$ e em $-20 \mu\text{A}$, respectivamente. O multiplicador foi implementado com circuitos integrados comerciais CMOS 4007, obtendo-se um valor experimental para a THD de 3,20 %, sendo a HD_2 a principal contribuição para esta distorção.
- Em (HAN; SÁNCHEZ, 1998) foram analisadas diferentes topologias de multiplicadores analógicos em tecnologia CMOS e o método utilizado para avaliar os erros de não linearidade foi a THD, cuja variação foi de 0,5 % a 2,5 %, para os tipos variados das topologias apresentadas.
- Em (MANGANARO; GYVEZ, 1998) foi realizada a análise, o projeto e a implementação de um multiplicador em corrente chaveada baseado na amostragem de corrente em dois passos. (S^2I). A técnica de S^2I foi empregada para compensar os erros analógicos, devidos à injeção de carga e à impedância de saída finita. Uma análise detalhada do circuito para averiguar as fontes de *offset* da célula do S^2I e das não linearidades do multiplicador estabelece diretrizes para um projeto eficiente do multiplicador e para evitar o uso de realimentação ou de técnicas cascode, para lidar com efeitos de modulação do comprimento do canal. Os

resultados experimentais são compatíveis com os teóricos. Foi possível verificar experimentalmente que a THD alcançou um valor percentual de 1,73 para um sinal senoidal de 35 μA de amplitude e frequência de 50 Hz em uma das entradas e com a outra fixada em 35 μA .

- Em (SENG; ROFAIL, 1998) foi apresentado um multiplicador analógico de quatro quadrantes em tecnologia CMOS, para operar com tensão de alimentação de 1V. O projeto utiliza a técnica de modo-corrente e baseia-se nas características de lei quadrática que o transistor MOS apresenta em inversão forte, em saturação. O multiplicador utiliza conversores V-I (tensão-corrente), espelho de corrente e quatro transistores casados para atingir um ganho de transresistência de 73 $\text{dB}\Omega$, com uma largura de banda para o corte em 3 dB de 4,3 MHz. Embora o circuito tenha sido implementado em tecnologia CMOS de comprimento mínimo de 0,8 μm , a distorção harmônica total foi analisada apenas por meio de simulação, ficando abaixo de 1 % no caso do projeto em tecnologia CMOS e abaixo de 0,8 % no caso do projeto em tecnologia BiCMOS, considerando a amplitude máxima de 5,5 μA pico-a-pico da entrada senoidal de 1 kHz e a entrada constante fixada em 2 μA .
- Em (WILAMOWSKI, 1998) foi proposto um circuito multiplicador/divisor analógico VLSI, para aplicações em sistemas inteligentes, que exigem processamento de sinais de forma rápida e precisa. Diferente das soluções anteriores, que utiliza a lei quadrática válida para operações de transistores MOS em modo de inversão forte, o circuito divisor/multiplicador emprega características do transistor MOS em modo de condução sub-limiar (inversão fraca), apresentando, segundo os autores, resultados bastante exatos. Com algumas modificações, o circuito básico também pode ser utilizado como um multiplicador de quatro quadrantes. Nenhum método para analisar as não linearidades do multiplicador foi empregado.
- Em (HSIAO; WU, 1997) foi projetado e fabricado em tecnologia CMOS de comprimento mínimo igual a 0,8 μm , um novo circuito de multiplicador analógico de quatro quadrantes para operação em baixa tensão e com alto desempenho. Os resultados experimentais apresentaram erro de linearidade de 0,89 % no fundo de escala das entradas (± 250 mV) e distorção harmônica de até 1,1 %,

considerando uma entrada com um valor constante fixado em 250 mV ou -250 mV e a outra com um sinal senoidal de 500 mV pico-a-pico e 20 kHz.

- Em (MEHRVARZ; KWORK, 1996) um novo multiplicador analógico de quatro quadrantes foi proposto e implementado em tecnologia CMOS de comprimento mínimo igual a 2 μm , utilizando MF MOS (*multi-input floating gate MOS*: transistor MOS de múltiplas entradas e porta flutuante). O multiplicador baseia-se na característica de lei quadrática do transistor MOS, em inversão forte, na região de saturação. No multiplicador existem somente quatro transistores MF MOS e uma fonte de corrente. A faixa de variação da tensão de entrada é 100% da tensão de alimentação ($\pm 5\text{ V}$), aceitando sinais de entrada simples, diferenciais ou flutuantes. As medidas de não linearidade e distorção harmônica total resultaram em 0,2 % e 0,5 %, respectivamente, para as condições de fundo de escala. A não linearidade experimental foi determinada pela diferença entre a tensão de saída e a tensão de uma entrada, tendo-se ajustado o ganho para a unidade e tendo-se fixado a outra entrada em 5 V. Para obter a THD experimental foi aplicada uma tensão constante de 5 V numa entrada e uma tensão senoidal de 10 V pico-a-pico e frequência de 10 kHz na outra. Para analisar as não idealidades, foram feitas considerações algébricas sobre a contribuição da HD_2 e da HD_3 (distorção devida à terceira harmônica).
- Em (LIU, 1995) foi proposto um quadrador em tecnologia CMOS e um multiplicador de quatro quadrantes, os quais utilizam transistores MOS em saturação. Os resultados obtidos por simulação no SPICE objetivam validar a análise teórica. Para uma faixa de variação da tensão de entrada de $\pm 2\text{ V}$, o multiplicador apresentou erro de não linearidade menor que 1 % e THD menor que 2,5 %. O quadrador apresentou erro de não linearidade menor que 1 % com uma faixa de variação da tensão de entrada de $\pm 1,5\text{ V}$. Não foram descritas as condições em que foram feitas estas simulações.
- Em (WANG, 1991) foi apresentado um multiplicador de quatro quadrantes em tecnologia CMOS com tensão de saída simples e bom desempenho em relação às variações da temperatura. Este multiplicador baseia-se em um transcondutor MOS e em um resistor MOS ditos lineares. O circuito foi implementado em tecnologia CMOS de comprimento mínimo igual a 3 μm . O erro de não linearidade

experimental máximo resultou na faixa de ± 1 % para ambas entradas limitadas à faixa de $\pm 2,5$ V.

- Em (MUHAMMAD, 1991) foi realizada uma análise puramente teórica do desempenho relativo à distorção não linear de um multiplicador analógico para operação com sinais de grande amplitude. O multiplicador analisado é o de transcondutância variável (desenvolvido por Gilbert e apresentado em (GILBERT, 1968)) com um número arbitrário de entradas, que utiliza transistores bipolares em configuração diferencial com realimentação de corrente. Equações aproximadas foram utilizadas para as características de transferência dos subcircuitos e funções de Bessel foram aplicadas à análise espectral, para obtenção dos fatores de intermodulação.
- Em (BABANEZHAD, 1985) foi proposto um multiplicador analógico CMOS de quatro quadrantes, com larga faixa de variação da tensão de entrada, comparável aos multiplicadores a transistor bipolar disponíveis comercialmente à época da publicação. O multiplicador foi implementado em tecnologia CMOS de comprimento mínimo igual a $6 \mu\text{m}$ e máxima tensão de alimentação de 22 V. O procedimento descrito para a determinação experimental da não linearidade consistiu da aplicação de uma forma de onda triangular de 50 Hz e 20 V pico-a-pico em uma entrada, enquanto a outra seria mantida a um valor constante de 10 V, a ser ajustado finamente durante a medição. A diferença entre o sinal de saída e o sinal de entrada seria então obtido a partir de um subtrator de precisão (um amplificador diferencial). Desta forma obteve-se uma não linearidade de 1,6 % do fundo de escala para uma das entradas e 1,3 % para a outra.

Como se pode inferir a partir dos trabalhos relacionados previamente, métodos para análise de distorção ou de não linearidade aplicados a circuitos multiplicadores analógicos, em sua maior parte, consistem na determinação, por simulação ou experimentalmente, da figura de mérito THD. Nesta determinação, um sinal senoidal é aplicado a uma das entradas do multiplicador enquanto a outra permanece com um valor constante. Em alguns trabalhos também é determinada a HD_n ou a não linearidade por análise das características DC com uma das entradas fixada num valor constante. Neste último caso, o procedimento para cálculo do valor percentual do que é designado “não linearidade” nem sempre é inequivocamente explicitado. Mais raramente, é utilizado o critério da IM_n , quando é aplicada uma soma de sinais senoidais de frequências distintas numa das entradas e a outra é mantida com valor constante.

Fabricantes de multiplicadores em circuitos integrados costumam especificar o chamado “erro de linearidade”, também conhecido como “não-linearidade” para cada entrada (não-linearidade em X e não-linearidade em Y). Este parâmetro é definido como a máxima diferença entre a saída real e a teórica para todos os pares de valores de entrada (ANALOG DEVICES, 1978). É, em geral, expresso como uma porcentagem do fundo de escala. Trata-se também de uma figura de mérito em cuja determinação considera-se uma entrada fixada num valor constante, igual ao valor absoluto do fundo de escala, enquanto a outra é variada ao longo de toda a faixa especificada.

Um dos principais objetivos deste trabalho é introduzir um novo critério para avaliar o grau de distorção de multiplicadores analógicos. Este critério é inspirado na INLF, que vem sendo aplicado predominantemente na análise de linearidade de dispositivos eletrônicos, e, menos frequentemente, de redes com apenas um terminal de entrada, como pode ser percebido a partir da compilação bibliográfica apresentada a seguir.

- Em (CERDEIRA et al., 2001) é apresentado um método novo para estimar a distorção harmônica em transistores MOS SOI FD (*Silicon On Insulator Fully Depleted*: silício sobre isolante completamente depletado). Embora o trabalho ilustre a utilização do método para o caso deste tipo de dispositivo, o mesmo pode ser aplicado de modo geral a características volt-ampère de quaisquer dispositivos ou a características de transferência de sistemas de uma entrada e uma saída, dos quais se espera algum grau de linearidade. O procedimento consiste na determinação da integral da característica volt-ampère, como definida pela primeira vez em (GARCÍA-SÁNCHEZ et al., 1995) com a finalidade de extração de parâmetros, valendo-se da redução do ruído resultante do processamento de dados experimentais. Em (CERDEIRA et al., 2001), é calculada a diferença entre as áreas acima e abaixo da característica volt-ampère, ou seja, da diferença entre as integrais da característica e da sua inversa. Esta grandeza é uma medida da não linearidade e resulta nula em caso de perfeita linearidade. Translação e normalização são realizadas sobre a característica antes de integra-la, de modo que se inscreva no primeiro quadrante, com ambas variáveis limitadas ao intervalo entre 0 e 1. Os autores lograram correlacionar esta grandeza com a THD.
- Em (CERDEIRA; ALEMÁN; ESTRADA, 2004) é apresentado o método designado IFM (*Integral Function Method*: Método da Função Integral) para análise de distorção, com base no mesmo princípio introduzido em

(CERDEIRA et al., 2001), tendo os dois trabalhos autores em comum. As expressões das integrais da característica DC são revisitadas e são estabelecidas algumas relações formais teóricas entre estas e outras figuras de distorção: THD, HD_2 , HD_3 , IM_n e os pontos de intercessão (IP) associados a esta última. As análises são ilustradas para o caso de dispositivos MOS e para o caso de um amplificador a MOSFET.

- Em ALEMÁN; CERDEIRA, 2004) também é utilizado o IFM, como em (CERDEIRA et al., 2001) e em (CERDEIRA; ALEMÁN; ESTRADA, 2004), para a determinação da distorção harmônica não linear de dispositivos e circuitos. Contudo, neste trabalho as análises são realizadas por meio de ferramentas de simulação do tipo SPICE. Além do IFM aplicado sobre características DC simuladas, são utilizados o método da análise de Fourier por simulação e o método convencional de determinação dos coeficientes de não linearidade (FC: *Fourier Coefficients*). As figuras de mérito THD, HD_2 e HD_3 obtidas pelos três métodos são comparadas para o caso de um MOSFET operando em saturação, um amplificador com um único MOSFET e um amplificador operacional. Nos exemplos analisados, houve consistência entre os resultados obtidos por IFM e por FC, mas a análise de Fourier por simulação apresentou divergências.
- Em (SALAZAR; ORTIZ-CONDE; GARCÍA-SÁNCHEZ, 2007) a integral da característica DC para determinação da distorção é designada INLF e é aplicada para um estudo eficiente da distorção em MOSFET DG (*Double-Gate*: dupla-porta). Analisaram-se as características de saída, corrente de dreno *versus* tensão de dreno, nos modos de operações SDDG (*Symmetrically Driven Double-Gate*: dupla-porta com excitação simétrica) e IDDG (*Independently Driven Double-Gate*: dupla-porta com excitação independente). A distorção foi analisada a partir de características simuladas, por meio do *software* Atlas da Silvaco, de um MOSFET DG com substrato não dopado (intrínseco). Os resultados mostram que o método da INLF pode ser utilizado para calcular eficientemente os pontos de interseção IP_2 e IP_3 associados à intermodulação de segunda e terceira ordens, respectivamente. Foi possível demonstrar matematicamente que a relação $HD_n/INLF$ é constante para o caso de não linearidade fraca.

- Em (SALAZAR et al., 2008) um novo método para analisar a distorção harmônica surgiu como evolução do IFM, o qual foi designado FSIM (*Full Successive Integrals Method: Método das Integrais Sucessivas Totais*), sendo aplicado a características corrente-tensão estáticas de dispositivos semicondutores. Para analisar a aplicabilidade do método, calcularam-se componentes da HD_n a partir das características de saída medidas de vários dispositivos experimentais MOSFET canal N com diferentes comprimentos de canal. Os valores dos resultados das componentes de distorção harmônica foram comparados com os obtidos pelo método convencional da análise de Fourier e mostraram boa concordância. Concluiu-se que o método FSIM pode ser utilizado para calcular as distorções harmônicas para qualquer nível de entrada desejado, sem ter que trabalhar com sinais AC ou fazer análise convencional de Fourier, a qual costuma ser demorada. Suas principais vantagens são a rapidez e a possibilidade de filtrar os ruídos de medição.

Neste trabalho, pretende-se conciliar as propriedades do IFM, no que concerne à automação dos procedimentos e à elevada imunidade ao ruído de medição, com um maior rigor analítico que se impõe pela consideração da variação simultânea dos sinais nas duas entradas de um multiplicador analógico. Entende-se que a verificação do grau de linearidade do circuito multiplicador em relação a cada entrada individual é insuficiente para estimar o grau de distorção compreendido por esta ou aquela implementação física. Isto fica mais claro quando se imagina que a operação distorcida do multiplicador possa gerar na saída termos proporcionais ao produto $x.y^n$, sendo x e y sinais de entrada e n um número natural maior ou igual a 2. Ora, fazendo-se o sinal y constante, esta não idealidade é completamente mascarada e os referidos termos incorporam-se à contribuição linear em x da resposta do

multiplicador: $a_{11}x.y + a_{12}x.y^2 + a_{13}x.y^3 + \dots + a_{1N}x.y^N = \left(\sum_{n=1}^N a_{1n}y^n \right) x$, sendo a_{1n} parâmetros

constantes. Com y constante, todo o somatório anterior resulta constante e a expressão torna-se linear em x .

Este trabalho foi estruturado da seguinte forma:

O Capítulo 1 é introdutório, sendo nele relatados os objetivos do trabalho e a contextualização do problema.

No Capítulo 2 é apresentada a fundamentação teórica, incluindo: as definições dos critérios clássicos, da THD_{2in} e da 2D-INLF, considerações teóricas e um estudo de caso.

No Capítulo 3 descreve-se a metodologia utilizada.

No Capítulo 4 são apresentados e analisados os resultados experimentais obtidos para as figuras de mérito THD, THD_{2in} e 2D-INLF, referentes a multiplicadores comerciais.

No Capítulo 5 são tecidos comentários conclusivos sobre as análises teóricas e experimentais desenvolvidas ao longo do trabalho.

2. FUNDAMENTAÇÃO TEÓRICA

2.1 Critérios Clássicos para Análise de Distorção

A análise de distorção é um requisito obrigatório para avaliar o desempenho geral de grande parte dos circuitos analógicos. É também muito importante para circuitos integrados analógicos e mistos que utilizam a tecnologia CMOS (LACERDA et al., 2009) (ANDRADE, 2011) (SOUSA, 2010)

As figuras de mérito clássicas mais empregadas para estimar as não linearidades de um circuito são: THD, que compreende a HD_n e a IM_n à qual está associado o IP_n (CERDEIRA; ALEMÁN; ESTRADA, 2004). Uma das características desses métodos é a necessidade de realizar as medições por meio de análise espectral (ou seja, utilizando um analisador de espectros). Alternativamente, podem-se fazer medições no domínio do tempo e o posterior cálculo da Transformada de Fourier (LACERDA et al., 2009) (CERDEIRA; ALEMÁN; ESTRADA, 2004) (ANDRADE, 2011).

A distorção de n -ésima ordem (HD_n), é definida como:

$$HD_n = \frac{|C_n|}{|C_1|}, \quad (2.1)$$

onde C_1 é a amplitude da componente na frequência fundamental na saída e C_n é a amplitude da n -ésima harmônica (CERDEIRA; ALEMÁN; ESTRADA, 2004) (ANDRADE, 2011).

A THD considera a contribuição da distorção de todas as harmônicas, sendo calculada pela seguinte equação, na qual aparece também sua relação com a HD_n :

$$THD = \frac{\sqrt{\sum_{i=2}^{\infty} |C_i|^2}}{|C_1|} = \sqrt{\sum_{n=2}^{\infty} HD_n^2} \quad (2.2)$$

Na prática é considerado um número finito de harmônicas para o cálculo da THD, o que é razoável, uma vez que as componentes de frequências muito altas são filtradas pelo próprio sistema de banda limitada.

Com a inclusão da componente DC do sinal de saída C_0 , introduzida pela característica não-linear do circuito, a definição da distorção harmônica total se modifica para (CERDEIRA; ALEMÁN; ESTRADA, 2004) (ANDRADE, 2011) (SOUSA, 2010):

$$\text{THD}_0 = \sqrt{\frac{|C_0|^2 + \sum_{i=2}^{\infty} |C_i|^2}{|C_1|^2}} \quad (2.3)$$

A intermodulação é largamente utilizada em análise de potência, amplificadores RF (radiofrequências) (PEDERSON; MAYARAM, 1991) (VAN DER HEIJDEN, 2002) e em sistemas de comunicações. É particularmente adequada para sistemas de banda estreita, para os quais as componentes harmônicas dos sinais situam-se na banda de rejeição e, por esta razão, são bastante atenuadas. Tais sistemas são considerados de distorção fraca. Contudo, quando a soma de dois ou mais sinais senoidais (tons) de frequências próximas é aplicada a uma mesma entrada de um circuito não linear de banda estreita, surgem componentes em frequências compreendidas dentro da banda de passagem. Nesse caso o espectro de frequências do sinal de saída contém as frequências fundamentais, as harmônicas (múltiplas das fundamentais) e combinações lineares das mesmas. São as componentes nas frequências correspondentes às diferenças entre as fundamentais e entre harmônicas que podem se inscrever na banda de passagem do sistema. Na definição de IM_n , são considerados dois sinais de entrada de frequências angulares ω_1 e ω_2 e amplitudes A_1 e A_2 . Existem relações fixas entre IM_n e HD_n , válidas para uma larga faixa da amplitude do sinal de entrada (CERDEIRA; ALEMÁN; ESTRADA, 2004) (ANDRADE, 2011):

- i. A intermodulação de segunda ordem, considerando as componentes de frequências $\omega_1 \pm \omega_2$ na saída, é dada por:

$$\text{IM}_2 = 2.\text{HD}_2 \quad (2.4)$$

- ii. A intermodulação de terceira ordem utilizada para amplificadores de banda larga, considerando as componentes de frequências de $\omega_1 \pm 2\omega_2$ e $\omega_2 \pm 2\omega_1$ na saída e admitindo A_1 e A_2 pequenas e iguais, é dada por:

$$\text{IM}_3 = 3.\text{HD}_3 \quad (2.5)$$

- iii. A intermodulação de terceira ordem utilizada para receptores, admitindo a amplitude A_1 pequena e a amplitude do sinal de interferência A_2 grande, para as componentes de frequências $\omega_1 \pm 2\omega_2$, é dada por:

$$IM'_3 = 3.HD_3 \cdot \left(\frac{A_2}{A_1}\right)^2 \quad (2.6a)$$

E para as componentes de frequências $\omega_2 \pm 2\omega_1$, é dada por:

$$IM''_3 = 3.HD_3 \cdot \left(\frac{A_2}{A_1}\right) \quad (2.6b)$$

O conceito de IP_n , outro parâmetro ou figura para analisar a distorção, é frequentemente utilizado em amplificadores ou circuitos de comunicação analógicos (PEDERSON; MAYARAM, 1991). Em geral está associado à IM_n . Consiste no ponto de intersecção entre as extrapolações das partes retilíneas das curvas que representam a potência de saída da componente em uma das frequências de entrada e a potência da n ésima componente de intermodulação, traçadas contra a potência de entrada da componente em uma das frequências de entrada, ambas em escalas logarítmicas. Portanto, é um ponto com coordenadas do tipo potência de saída e potência de entrada. O mais utilizado é o IP_3 . Quando traduzido em termos de amplitudes de tensões (supostas iguais entre os dois tons de entrada), o ponto de intersecção de n ésima ordem é designado VIP_n (CERDEIRA; ALEMÁN; ESTRADA, 2004).

2.2 Distorção Harmônica Total com Sinais Senoidais nas Duas Entradas – THD_{2in}

As análises de distorção apresentadas nas publicações mencionadas no Capítulo 1 aplicam um sinal variável em apenas uma das entradas do multiplicador, e, portanto, avalia-se tão somente o nível de linearidade da resposta dos circuitos a uma das entradas separadamente. É razoável supor que para analisar o grau de distorção de um multiplicador analógico de forma mais confiável e segura, deva-se considerar variações nos dois sinais de entrada ao mesmo tempo.

A equação que descreve a operação de um multiplicador ideal é:

$$z_{ideal} = K.x.y \quad (2.7)$$

onde z_{ideal} é o sinal de saída ideal, x e y são os sinais de entrada e K é a constante de multiplicação (ganho) (LACERDA et al., 2009).

Na presença de não idealidades, o sinal de saída z de um multiplicador de duas entradas pode ser expandido em série de potências (LACERDA et al., 2009) (ANDRADE, 2011):

$$z = \sum_{m=1}^{m \rightarrow \infty} \left[\frac{1}{m!} \sum_{r=0}^m \binom{m}{r} \frac{\partial^m z}{\partial x^r \partial y^{m-r}} x^r y^{m-r} \right] \quad (2.8)$$

Aplicando-se tons diferentes, f_1 e f_2 , nas duas entradas do multiplicador ideal devem resultar na saída apenas duas componentes de frequências: uma na soma das frequências, $f_1 + f_2$, e outra na diferença entre as frequências, $f_1 - f_2$. Havendo distorção, outras combinações lineares desses dois tons devem aparecer na saída: $a.f_1 + b.f_2$, sendo a e b números inteiros, tais que se $|a| = 1$, $|b| \neq 1$ e vice-versa, e de tal modo que cada combinação resulte um número real não negativo.

O número de componentes de frequências $a.f_1 + b.f_2$ que podem aparecer dentro da banda do multiplicador pode ser muito grande, tornando o processo de detecção por análise espectral difícil e fastidioso (LACERDA et al., 2009). Por exemplo, consideremos o caso em que o multiplicador tenha uma banda de passagem de 1 MHz e as frequências dos sinais de entrada sejam: $f_1 = 2$ kHz e $f_2 = 13$ kHz. Neste caso, o número de componentes presentes na banda do multiplicador pode chegar a 1000, sendo que nem todas apresentam potência significativa o bastante para serem discriminadas do ruído, mas não se pode saber a priori quantas e quais.

Neste trabalho, é introduzida a definição da distorção harmônica total considerando sinais senoidais nas duas entradas de um multiplicador analógico, então designada THD_{2in} :

$$THD_{2in} = \sqrt{\frac{\sum_{\substack{a \\ |a| \neq 1}}^{\pm\infty} \sum_{\substack{b \\ |b| \neq 1}}^{\pm\infty} A_{a,b}^2}{A_{1,1}^2 + A_{-1,1}^2}} \quad (2.9)$$

onde $A_{a,b}$ é a amplitude da componente do sinal de saída na frequência $a.f_1 + b.f_2$, excluindo-se a frequência zero. Note-se que $A_{1,1}$ e $A_{-1,1}$ são as amplitudes das únicas componentes presentes na saída do multiplicador ideal.

2.3 Método da Função Integral - IFM


2.3.1. Função Não Linear Integral - INLF

Um critério mais recente para avaliação da linearidade é a INLF (CERDEIRA et al., 2001), (CERDEIRA; ALEMÁN; ESTRADA, 2004), utilizada em vários trabalhos, seja para o caso de dispositivos ou de circuitos. Pelo fato de a INLF ser obtida diretamente das características DC dos elementos sob teste, este critério dispensa os procedimentos de análise espectral direta ou de análise temporal seguida da aplicação de FFT (*Fast Fourier Transform*), ambos comprometidos pelas limitações em frequência dos instrumentos de medida e pela presença de ruído do sinal AC. Particularmente, a análise espectral ainda está sujeita à interferência humana, pois demanda a busca de todas as componentes de frequência de potência significativa na resposta AC do circuito, o que depende da percepção subjetiva na discriminação entre sinal e ruído.

A INLF é obtida a partir de integração da característica DC de um circuito e pode ser aplicada a dispositivos e a circuitos, tanto em modo de corrente como em modo tensão.

Na Figura 2.1 é ilustrada uma característica de transferência (sinal de saída por sinal de entrada) normalizada $y(x)$ de um sistema qualquer e a característica normalizada de um sistema linear, que corresponde à primeira bissetriz $y=x$. A INLF é definida a partir da diferença entre as duas áreas separadas pela característica DC não linear, e estas áreas são diferentes devido a distorção (CERDEIRA; ALEMÁN; ESTRADA, 2004) (ANDRADE, 2011).

Figura 2.1 - Características saída-entrada normalizadas.



Fonte: (CERDEIRA; ALEMÁN; ESTRADA, 2004).

A normalização referida previamente, por meio da qual a variação total dos sinais de entrada e saída fica compreendida entre 0 e 1, é realizada por meio das expressões (CERDEIRA; ALEMÁN; ESTRADA, 2004) (ANDRADE, 2011):

$$x = \frac{X - (X_0 - A)}{2A} \quad (2.10.a)$$

$$y(x) = \frac{Y(X) - Y(X_0 - A)}{Y(X_0 + A) - Y(X_0 - A)} = \frac{Y(X_0 + A(2x - 1)) - Y(X_0 - A)}{Y(X_0 + A) - Y(X_0 - A)} \quad (2.10.b)$$

onde x e y são os sinais de entrada e saída normalizados, respectivamente, X e Y são os sinais de entrada e saída originais, respectivamente, X_0 é a componente de polarização de X e A é sua amplitude, podendo X variar entre $X_0 + A$ e $X_0 - A$.


A INLF, dobro da área cinza da Figura 2.1, é descrita analiticamente por:

$$D = \int_0^1 y(x) dx - \int_0^1 x(y) dy = 2 \int_0^1 y(x) dx - 1 \quad (2.11)$$

Quando $y(x)$ não está completamente acima ou abaixo da 1ª bissetriz, pode ocorrer uma compensação entre os trechos de área e o efeito da não linearidade será parcialmente perdido, conforme mostra a Figura 2.2. Logo, utiliza-se a função $y_s(x)$ para deslocar $y(x)$ para a região acima da bissetriz.

$$y_s(x) = |y(x) - x| + x \quad (2.12)$$

Figura 2.2 - Característica saída-entrada normalizada para o caso que $y(x)$ intercepta a 1ª bissetriz em um ponto intermediário.



Fonte: (CERDEIRA; ALEMÁN; ESTRADA, 2004).

Em virtude do problema anterior, uma nova função integral é definida, designada D_s :

$$D_s = 2 \int_0^1 y_s(x) dx - 1 \quad (2.13)$$

Segundo (CERDEIRA; ALEMÁN; ESTRADA, 2004), é possível estabelecer relações entre a INLF e figuras de mérito clássicas para avaliação de distorção, tais como distorção harmônica total, distorção de intermodulação e pontos de intersecção. Por exemplo, $THD_0 \approx 1,06 D$ (THD_0 definida na equação 2.2), desde que se possa aproximar o deslocamento DC da HD_2 .

2.3.2. Função Não Linear Integral em Duas Dimensões – 2D-INLF

O método da 2D-INLF, contribuição deste trabalho, é uma extensão do conceito da INLF para sistemas de duas entradas, que envolve a variação dos sinais nestas duas entradas simultaneamente, realizando uma avaliação mais abrangente das não linearidades do circuito (LACERDA et al., 2009). É definida particularmente para o caso de circuitos multiplicadores analógicos, embora possa ser definida para outros sistemas de duas entradas dos quais se conheça a função de transferência ideal.


Diferentemente da INLF, na 2D-INLF, uma integral dupla é realizada ao longo de uma superfície, sendo que cada entrada é representada em um eixo do sistema de coordenadas. A superfície de transferência ideal no caso de multiplicadores é dada analiticamente por (2.7). Esta superfície tem a forma de um parabolóide hiperbólico, conforme a ilustração da Figura 2.3.

A definição da função não-linear integral em duas dimensões (2D-INLF) para o caso de multiplicadores de um único quadrante é, na forma normalizada:

$$2D-INFL = \frac{\int_0^{y_{max}} \int_0^{x_{max}} |z - K.x.y|. dx dy}{\int_0^{y_{max}} \int_0^{x_{max}} K.x.y. dx dy} \quad (2.14)$$

Em (2.14), x_{max} e y_{max} são os limites superiores dos sinais de entrada e z é o sinal de saída real do multiplicador (ANDRADE, 2011).

Figura 2.3 – Representação da superfície característica de transferência de um multiplicador analógico ideal (paraboloide hiperbólico), para o caso de constante de multiplicação igual a 0,1.



De acordo com (2.14), medições DC devem fornecer a superfície experimental em função dos sinais aplicados a ambas as entradas. Esta superfície experimental deve ser decrementada da superfície do paraboloide hiperbólico que representa a operação do multiplicador ideal. O valor absoluto desta diferença é então duplamente integrado em relação aos valores dos sinais de entrada e normalizado em relação ao volume compreendido entre a superfície ideal e o plano $x-y$, gerando desta forma a 2D-INLF.

A definição da 2D-INLF aqui apresentada é ligeiramente diferente daquela apresentada em (LACERDA et al., 2009), na qual é determinado o valor absoluto do volume entre as superfícies experimental e ideal (integral dupla da diferença entre as superfícies). Este volume pode resultar positivo ou negativo, conforme a superfície experimental se situe acima ou abaixo da superfície ideal. Isto poderia gerar pontos de inflexão da função módulo, portanto, um comportamento visivelmente não monotônico da 2D-INLF. A estratégia aqui proposta de realizar a integração do valor absoluto da diferença entre as superfícies permite

suavizar a variação da 2D-INLF com as amplitudes na entrada. Isto ocorre porque a integração atua como um filtro sobre as inflexões da função módulo.

Além disto, a definição em (2.14) pode ser facilmente estendida para multiplicadores de quatro quadrantes, sem necessidade de translação da origem do sistema como efetuado em (LACERDA et al., 2009):

$$2D-INFL = \frac{\int_{y_{\min}}^{y_{\max}} \int_{x_{\min}}^{x_{\max}} |z - K.x.y|.dx dy}{\int_{y_{\min}}^{y_{\max}} \int_{x_{\min}}^{x_{\max}} |K.x.y|.dx dy}, \quad (2.15)$$

onde x_{\min} e y_{\min} são os valores mínimos dos sinais de entrada, que podem ser negativos.

2.4 Considerações Teóricas

Admita-se uma distorção de ordem cinco num determinado sistema de duas entradas, como é o caso de um multiplicador, tal que a saída z possa ser expressa como um somatório de potências das entradas x e y :

$$\begin{aligned} z = & a_{00} + a_{10}x + a_{01}y + a_{11}x.y + a_{20}x^2 + a_{02}y^2 + a_{21}x^2.y + a_{12}x.y^2 + a_{30}x^3 + a_{03}y^3 + \\ & + a_{22}x^2.y^2 + a_{31}x^3.y + a_{13}x.y^3 + a_{40}x^4 + a_{04}y^4 + a_{32}x^3.y^2 + a_{23}x^2.y^3 + \\ & + a_{41}x^4.y + a_{14}x.y^4 + a_{50}x^5 + a_{05}y^5 \end{aligned} \quad (2.16)$$

Em (2.16), tratando-se de um circuito multiplicador, o termo $a_{11}x.y$ predomina no somatório e seria o único termo presente no caso ideal.

Para o cálculo da THD, considerando uma entrada constante e a outra senoidal, por exemplo $y = I_y$ e $x = I_x \text{sen}(\omega_x.t)$, a saída z toma a forma:

$$\begin{aligned} z = & a_{00} + a_{01}I_y + a_{02}I_y^2 + a_{03}I_y^3 + a_{04}I_y^4 + a_{05}I_y^5 + (a_{10} + a_{11}I_y + a_{12}I_y^2 + a_{13}I_y^3 + a_{14}I_y^4)I_x \text{sen}(\omega_x.t) + \\ & + (a_{20} + a_{21}I_y + a_{22}I_y^2 + a_{23}I_y^3)I_x^2 \text{sen}^2(\omega_x.t) + (a_{30} + a_{31}I_y + a_{32}I_y^2)I_x^3 \text{sen}^3(\omega_x.t) + \\ & + (a_{40} + a_{41}I_y)I_x^4 \text{sen}^4(\omega_x.t) + a_{50}I_x^5 \text{sen}^5(\omega_x.t) \end{aligned} \quad (2.17)$$

Substituindo em (2.17) as identidades trigonométricas da Tabela 2.1, obtêm-se as contribuições das componentes de frequência relacionadas na Tabela 2.2.

Tabela 2.1 – Identidades Trigonômicas

| | |
|-----------------------------------|--|
| $\text{sen}^2(a)$ | $\frac{1 - \cos(2a)}{2}$ |
| $\text{sen}(a).\text{sen}(b)$ | $\frac{\cos(a-b) - \cos(a+b)}{2}$ |
| $\text{sen}^2(a).\text{sen}(b)$ | $\frac{\text{sen}(b)}{2} + \frac{\text{sen}(2a-b) - \text{sen}(2a+b)}{4}$ |
| $\text{sen}^3(a)$ | $\frac{3\text{sen}(a) - \text{sen}(3a)}{4}$ |
| $\text{sen}^2(a).\text{sen}^2(b)$ | $\frac{1 - \cos(2a) - \cos(2b)}{4} + \frac{\cos(2a+2b) + \cos(2a-2b)}{8}$ |
| $\text{sen}^3(a).\text{sen}(b)$ | $\frac{3\cos(a-b) - 3\cos(a+b) - \cos(3a-b) + \cos(3a+b)}{8}$ |
| $\text{sen}^4(a)$ | $\frac{3 + \cos(4a)}{8} - \frac{\cos(2a)}{2}$ |
| $\text{sen}^3(a).\text{sen}^2(b)$ | $\frac{3\text{sen}(a) - \text{sen}(3a)}{8} + \frac{\text{sen}(3a+2b) + \text{sen}(3a-2b) - 3\text{sen}(a+2b) - 3\text{sen}(a-2b)}{16}$ |
| $\text{sen}^4(a).\text{sen}(b)$ | $\frac{3\text{sen}(b)}{8} + \frac{\text{sen}(2a-b) - \text{sen}(2a+b)}{4} + \frac{\text{sen}(4a+b) - \text{sen}(4a-b)}{16}$ |
| $\text{sen}^5(a)$ | $\frac{5\text{sen}(a)}{8} - \frac{5\text{sen}(3a)}{16} + \frac{\text{sen}(5a)}{16}$ |

Tabela 2.2 – Amplitudes das componentes de frequência na saída de sistema de duas entradas com distorção de 5ª ordem – caso de entrada senoidal e entrada constante

| Componentes de frequência | Amplitude | |
|---------------------------|---|--|
| | seno | cosseno |
| ω_x | $(a_{10} + a_{11}I_y + a_{12}I_y^2 + a_{13}I_y^3 + a_{14}I_y^4)I_x + (a_{30} + a_{31}I_y + a_{32}I_y^2)\frac{3}{4}I_x^3 + a_{50}\frac{5}{8}I_x^5$ | |
| $2\omega_x$ | | $-(a_{20} + a_{21}I_y + a_{22}I_y^2 + a_{23}I_y^3)\frac{I_x^2}{2} + (a_{40} + a_{41}I_y)\frac{I_x^4}{2}$ |
| $3\omega_x$ | $-(a_{30} + a_{31}I_y + a_{32}I_y^2)\frac{I_x^3}{4} - a_{50}\frac{5}{16}I_x^5$ | |
| $4\omega_x$ | | $(a_{40} + a_{41}I_y)I_x^4/8$ |
| $5\omega_x$ | $a_{50}I_x^5/16$ | |
| 0 | $a_{00} + a_{01}I_y + a_{02}I_y^2 + a_{03}I_y^3 + a_{04}I_y^4 + a_{05}I_y^5 + (a_{20} + a_{21}I_y + a_{22}I_y^2 + a_{23}I_y^3)\frac{I_x^2}{2} + (a_{40} + a_{41}I_y)\frac{3}{8}I_x^4$ | |

Para o cálculo da $\text{THD}_{2\text{in}}$, considerando duas entradas senoidais de frequências distintas, $x = I_x \text{sen}(\omega_x.t)$ e $y = I_y \text{sen}(\omega_y.t)$, a saída z toma a forma:

$$\begin{aligned}
z = & a_{00} + a_{10}I_x \text{sen}(\omega_x.t) + a_{01}I_y \text{sen}(\omega_y.t) + a_{11}I_x \text{sen}(\omega_x.t)I_y \text{sen}(\omega_y.t) + \\
& + a_{20}I_x^2 \text{sen}^2(\omega_x.t) + a_{02}I_y^2 \text{sen}^2(\omega_y.t) + a_{21}I_x^2 \text{sen}^2(\omega_x.t)I_y \text{sen}(\omega_y.t) + a_{12}I_x \text{sen}(\omega_x.t)I_y^2 \text{sen}^2(\omega_y.t) \\
& + a_{30}I_x^3 \text{sen}^3(\omega_x.t) + a_{03}I_y^3 \text{sen}^3(\omega_y.t) + a_{22}I_x^2 \text{sen}^2(\omega_x.t)I_y^2 \text{sen}^2(\omega_y.t) + \\
& + a_{31}I_x^3 \text{sen}^3(\omega_x.t)I_y \text{sen}(\omega_y.t) + a_{13}I_x \text{sen}(\omega_x.t)I_y^3 \text{sen}^3(\omega_y.t) + a_{40}I_x^4 \text{sen}^4(\omega_x.t) + a_{04}I_y^4 \text{sen}^4(\omega_y.t) + \\
& + a_{32}I_x^3 \text{sen}^3(\omega_x.t)I_y^2 \text{sen}^2(\omega_y.t) + a_{23}I_x^2 \text{sen}^2(\omega_x.t)I_y^3 \text{sen}^3(\omega_y.t) + \\
& + a_{41}I_x^4 \text{sen}^4(\omega_x.t)I_y \text{sen}(\omega_y.t) + a_{14}I_x \text{sen}(\omega_x.t)I_y^4 \text{sen}^4(\omega_y.t) + a_{50}I_x^5 \text{sen}^5(\omega_x.t) + a_{05}I_y^5 \text{sen}^5(\omega_y.t)
\end{aligned} \tag{2.18}$$

De forma análoga, substituindo em (2.18) as identidades trigonométricas da Tabela 2.1, obtêm-se as contribuições das componentes de frequência relacionadas na Tabela 2.3.

As THD's para o caso de uma ou duas entradas de sinal podem ser computadas a partir das contribuições em potência das componentes de frequência das Tabelas 2.2 e 2.3. Suas expressões são relacionadas na Tabela 2.4.

Para avaliar a 2D-INLF deste sistema, faz-se necessário calcular a integral \mathcal{A} do módulo da diferença entre as superfícies características distorcida (2.16) e ideal (2.7):

$$\begin{aligned}
\mathcal{A} = & \int_{y_1}^{y_2} \int_{x_1}^{x_2} (a_{00} + a_{10}x + a_{01}y + a_{11}x.y + a_{20}x^2 + a_{02}y^2 + a_{21}x^2.y + a_{12}x.y^2 + a_{30}x^3 + a_{03}y^3 + \\
& + a_{22}x^2.y^2 + a_{31}x^3.y + a_{13}x.y^3 + a_{40}x^4 + a_{04}y^4 + a_{32}x^3.y^2 + a_{23}x^2.y^3 + \\
& + a_{41}x^4.y + a_{14}x.y^4 + a_{50}x^5 + a_{05}y^5) - Kx.y | dx.dy
\end{aligned} \tag{2.19}$$

O valor absoluto do volume compreendido entre superfície característica ideal e o plano x - y é dado pela integral:

$$\mathcal{B} = \int_{y_{\min}}^{y_{\max}} \int_{x_{\min}}^{x_{\max}} |K.x.y| dx.dy \tag{2.20}$$

A definição da 2D-INLF normalizada, (2.15), corresponde à razão \mathcal{A}/\mathcal{B} . Por causa da função módulo nos integrandos de \mathcal{A} e \mathcal{B} , estas integrais são mais facilmente calculadas por meio de métodos numéricos.

Tabela 2.3 – Amplitudes das componentes de frequência na saída de sistema de duas entradas com distorção de 5ª ordem – caso de duas entradas senoidais

| Componentes de frequência | Amplitude | |
|---------------------------|---|--|
| | seno | coosseno |
| ω_x | $a_{10}I_x + a_{12}\frac{I_x I_y^2}{2} + a_{30}\frac{3}{4}I_x^3 + a_{32}\frac{3}{8}I_x^3 I_y^2 +$ $+\frac{3}{8}a_{14}I_x I_y^4 + a_{50}\frac{5}{8}I_x^5$ | |
| ω_y | $a_{01}I_y + a_{21}\frac{I_x^2 I_y}{2} + a_{03}\frac{3}{4}I_y^3 + a_{23}\frac{3}{8}I_x^2 I_y^3 +$ $+\frac{3}{8}a_{41}I_x^4 I_y + a_{05}\frac{5}{8}I_y^5$ | |
| $2\omega_x$ | | $a_{20}\frac{I_x^2}{2} - a_{22}\frac{I_x^2 I_y^2}{4} - a_{40}\frac{I_x^4}{2}$ |
| $2\omega_y$ | | $a_{02}\frac{I_y^2}{2} - a_{22}\frac{I_x^2 I_y^2}{4} - a_{04}\frac{I_y^4}{2}$ |
| $\omega_x - \omega_y$ | | $a_{11}\frac{I_x I_y}{2} + a_{31}\frac{3}{8}I_x^3 I_y + a_{13}\frac{3}{8}I_x I_y^3$ |
| $\omega_x + \omega_y$ | | $-a_{11}\frac{I_x I_y}{2} - a_{31}\frac{3}{8}I_x^3 I_y - a_{13}\frac{3}{8}I_x I_y^3$ |
| $2\omega_x - \omega_y$ | $a_{21}\frac{I_x^2 I_y}{4} + a_{23}\frac{3}{16}I_x^2 I_y^3 + a_{41}\frac{I_x^4 I_y}{4}$ | |
| $2\omega_x + \omega_y$ | $-a_{21}\frac{I_x^2 I_y}{4} - a_{23}\frac{3}{16}I_x^2 I_y^3 - a_{41}\frac{I_x^4 I_y}{4}$ | |
| $2\omega_y - \omega_x$ | $a_{12}\frac{I_x I_y^2}{4} + a_{32}\frac{3}{16}I_x^3 I_y^2 + a_{14}\frac{I_x I_y^4}{4}$ | |
| $2\omega_y + \omega_x$ | $-a_{12}\frac{I_x I_y^2}{4} - a_{32}\frac{3}{16}I_x^3 I_y^2 - a_{14}\frac{I_x I_y^4}{4}$ | |
| $3\omega_x$ | $-a_{30}\frac{I_x^3}{4} - a_{32}\frac{I_x^3 I_y^2}{8} - a_{50}\frac{5}{16}I_x^5$ | |
| $3\omega_y$ | $-a_{03}\frac{I_y^3}{4} - a_{23}\frac{I_x^2 I_y^3}{8} - a_{05}\frac{5}{16}I_y^5$ | |
| $2\omega_x - 2\omega_y$ | | $a_{22}\frac{I_x^2 I_y^2}{8}$ |
| $2\omega_x + 2\omega_y$ | | $a_{22}\frac{I_x^2 I_y^2}{8}$ |

Tabela 2.3 – Amplitudes das componentes de frequência na saída de sistema de duas entradas com distorção de 5ª ordem – caso de duas entradas senoidais (continuação)

| Componentes de frequência | Amplitude | |
|---------------------------|---|-------------------------|
| | seno | coosseno |
| $3\omega_x - \omega_y$ | | $-a_{31} I_x^3 I_y / 8$ |
| $3\omega_x + \omega_y$ | | $a_{31} I_x^3 I_y / 8$ |
| $3\omega_y - \omega_x$ | | $-a_{13} I_x I_y^3 / 8$ |
| $3\omega_y + \omega_x$ | | $a_{13} I_x I_y^3 / 8$ |
| $4\omega_x$ | | $a_{40} I_x^4 / 8$ |
| $4\omega_y$ | | $a_{04} I_y^4 / 8$ |
| $3\omega_x - 2\omega_y$ | $a_{32} I_x^3 I_y^2 / 16$ | |
| $3\omega_x + 2\omega_y$ | $a_{32} I_x^3 I_y^2 / 16$ | |
| $3\omega_y - 2\omega_x$ | $a_{23} I_x^2 I_y^3 / 16$ | |
| $3\omega_y + 2\omega_x$ | $a_{23} I_x^2 I_y^3 / 16$ | |
| $4\omega_x - \omega_y$ | $-a_{41} I_x^4 I_y / 16$ | |
| $4\omega_x + \omega_y$ | $a_{41} I_x^4 I_y / 16$ | |
| $4\omega_y - \omega_x$ | $-a_{14} I_x I_y^4 / 16$ | |
| $4\omega_y + \omega_x$ | $a_{14} I_x I_y^4 / 16$ | |
| $5\omega_x$ | $a_{50} I_x^5 / 16$ | |
| $5\omega_y$ | $a_{05} I_y^5 / 16$ | |
| 0 | $a_{00} + a_{20} \frac{I_x^2}{2} + a_{02} \frac{I_y^2}{2} + a_{22} \frac{I_x^2 I_y^2}{4} + a_{40} \frac{3}{8} I_x^4 + a_{04} \frac{3}{8} I_y^4$ | |

Entretanto, no caso particular de multiplicador de um quadrante e admitindo-se o caso mais particular ainda em que os argumentos das funções módulos nos integrandos de \mathcal{A} e \mathcal{B} resultam sempre não negativos, obtém-se a expressão relacionada na Tabela 2.4. A fim de permitir uma comparação com as THD calculadas previamente, foram adotados os limites de integração: $x_{\min} = y_{\min} = 0$, $x_{\max} = 2I_x$ e $y_{\max} = 2I_y$. Assim, os resultados das integrais \mathcal{A} e \mathcal{B} , que levam à expressão da 2D-INLF da Tabela 2.4, são:

$$\begin{aligned}
\mathcal{J}_1 = & 4a_{00}I_xI_y + 4a_{10}I_x^2I_y + 4a_{01}I_xI_y^2 + 4a_{11}I_x^2I_y^2 + \frac{16}{3}a_{20}I_x^3I_y + \frac{16}{3}a_{02}I_xI_y^3 + \frac{16}{3}a_{21}I_x^3I_y^2 + \frac{16}{3}a_{12}I_x^2I_y^3 + \\
& + 8a_{30}I_x^4I_y + 8a_{03}I_xI_y^4 + \frac{64}{9}a_{22}I_x^3I_y^3 + 8a_{31}I_x^4I_y^2 + 8a_{13}I_x^2I_y^4 + \frac{64}{5}a_{40}I_x^5I_y + \frac{64}{5}a_{04}I_xI_y^5 + \\
& + \frac{32}{3}a_{32}I_x^4I_y^3 + \frac{32}{3}a_{23}I_x^3I_y^4 + \frac{64}{5}a_{41}I_x^5I_y^2 + \frac{64}{5}a_{14}I_x^2I_y^5 + \frac{64}{3}a_{50}I_x^6I_y + \frac{64}{3}a_{05}I_xI_y^6 - 4K.I_x^2I_y^2
\end{aligned} \tag{2.21.a}$$

$$\mathcal{J}_2 = 4K.I_x^2I_y^2 \tag{2.21.b}$$

A Tabela 2.5 exibe as formas simplificadas das expressões de THD_{2in} e 2D-INLF válidas quando as amplitudes dos sinais de entrada x e y são iguais: $I_x = I_y = I$.

Para alcançar uma melhor compreensão de como as figuras de mérito THD, THD_{2in} e 2D-INLF podem variar com as amplitudes dos sinais na entrada do multiplicador, foram atribuídos valores fictícios aos coeficientes a_{mn} (m e n inteiros entre 0 e 5), relacionados na Tabela 2.6, e foram determinados os valores da THD e da THD_{2in}, utilizando as expressões da Tabela 2.5. Os valores da 2D-INLF também foram determinados, contudo aplicando o método trapezoidal de integração numérica a (2.21) e (2.22). A atribuição de valores aos coeficientes foi baseada no fato de que, na prática e em média, estes coeficientes têm ordens de grandeza decrescentes com a ordem dos expoentes de x e y . O valor do coeficiente a_{11} foi escolhido igual ao suposto ganho do multiplicador $K = 0,1$, sendo este o valor do ganho especificado para os circuitos multiplicadores que serão testados no Capítulo 4. Na prática, a_{11} deve se aproximar do ganho do multiplicador ideal. Para contemplar os casos de baixa distorção, também experimentamos truncar o conjunto de coeficientes, de tal modo que o sistema resultasse com distorção de até 4ª ordem (conjunto 3 da Tabela 2.6), com distorção de até 3ª ordem (conjuntos 4 e 6 da Tabela 2.6) ou com distorção de até 2ª ordem (conjunto 5 da Tabela 2.6). No caso do conjunto 6, também se anularam os termos de segunda ordem, pois eles costumam ser minimizados em sistemas balanceados.

As variações das figuras de mérito THD, THD_{2in} e 2D-INLF com as amplitudes dos sinais de entrada, calculadas utilizando-se os coeficientes de distorção da Tabela 2.6, são ilustradas nas Figuras 2.4 a 2.9.

Tabela 2.4 – Figuras de mérito para avaliação da distorção em sistema de duas entradas com distorção de 5ª ordem

| Figura | Expressão |
|--------------------|---|
| THD | $\frac{I_x \sqrt{64[a_{20} + a_{21}I_y + a_{22}I_y^2 + a_{23}I_y^3 + (a_{40} + a_{41}I_y)I_x^2]^2 + (4a_{30} + 4a_{31}I_y + 4a_{32}I_y^2 + 5a_{50}I_x^2)^2 I_x^2 + 4(a_{40} + a_{41}I_y)^2 I_x^4 + a_{50}^2 I_x^6}}{16(a_{10} + a_{11}I_y + a_{12}I_y^2 + a_{13}I_y^3 + a_{14}I_y^4) + 12(a_{30} + a_{31}I_y + a_{32}I_y^2)I_x^2 + 10a_{50}I_x^4}$ |
| THD _{2in} | $\sqrt{\frac{4(8a_{10}I_x + 4a_{12}I_xI_y^2 + 6a_{30}I_x^3 + 3a_{32}I_x^3I_y^2 + 3a_{14}I_xI_y^4 + 5a_{50}I_x^5)^2 + 4(8a_{01}I_x + 4a_{21}I_x^2I_y + 6a_{03}I_y^3 + 3a_{23}I_x^2I_y^3 + 3a_{41}I_x^4I_y + 5a_{05}I_y^5)^2 + 16(2a_{20}I_x^2 - a_{22}I_x^2I_y^2 - 2a_{40}I_x^4)^2 + 16(2a_{02}I_y^2 - a_{22}I_x^2I_y^2 - 2a_{04}I_y^4)^2 + 2(4a_{21}I_x^2I_y + 3a_{23}I_x^2I_y^3 + 4a_{41}I_x^4I_y)^2 + 2(4a_{12}I_xI_y^2 + 3a_{32}I_x^3I_y^2 + 4a_{14}I_xI_y^4)^2 + (4a_{30}I_x^3 + 2a_{32}I_x^3I_y^2 + 5a_{50}I_x^5)^2 + (4a_{03}I_y^3 + 2a_{23}I_x^2I_y^3 + 5a_{05}I_y^5)^2 + 8a_{22}^2I_x^4I_y^4 + 8a_{31}^2I_x^6I_y^2 + 8a_{13}^2I_x^2I_y^6 + 4a_{40}^2I_x^8 + 4a_{04}^2I_y^8 + 2a_{32}^2I_x^6I_y^4 + 2a_{23}^2I_x^4I_y^6 + 2a_{41}^2I_x^8I_y^2 + 2a_{14}^2I_x^2I_y^8 + a_{50}^2I_x^{10} + a_{05}^2I_y^{10}}{\sqrt{8}I_xI_y(4a_{11} + 3a_{31}I_x + 3a_{13}I_y)}$ |
| 2D-INLF | $\frac{a_{00}}{KI_xI_y} + \frac{a_{10}}{KI_y} + \frac{a_{01}}{KI_x} + \frac{4}{3} \frac{a_{20}I_x}{KI_y} + \frac{4}{3} \frac{a_{02}I_y}{KI_x} + \frac{4}{3} \frac{a_{21}I_x}{K} + \frac{4}{3} \frac{a_{12}I_y}{K} + 2 \frac{a_{30}I_x^2}{KI_y} + 2 \frac{a_{03}I_y^2}{KI_x} + \frac{16}{9} \frac{a_{22}I_xI_y}{K} + 2 \frac{a_{31}I_x^2}{K} + 2 \frac{a_{13}I_y^2}{K} + \frac{16}{5} \frac{a_{40}I_x^3}{KI_y} + \frac{16}{5} \frac{a_{04}I_y^3}{KI_x} + \frac{8}{3} \frac{a_{32}I_x^2I_y}{K} + \frac{8}{3} \frac{a_{23}I_xI_y^2}{K} + \frac{16}{5} \frac{a_{41}I_x^3}{K} + \frac{16}{5} \frac{a_{14}I_y^3}{K} + \frac{16}{3} \frac{a_{50}I_x^4}{KI_y} + \frac{16}{3} \frac{a_{05}I_y^4}{KI_x} + \frac{a_{11} - K}{K}$ |

Tabela 2.5 – Figuras de mérito para avaliação da distorção em sistema de duas entradas com distorção de 5ª ordem para o caso de amplitudes iguais dos sinais senoidais: $I_x = I_y = I$

| Figura | Expressão |
|--------------------|---|
| THD | $\frac{I_x \sqrt{64[a_{20} + a_{21}I_y + a_{22}I_y^2 + a_{23}I_y^3 + (a_{40} + a_{41}I_y)I_x^2]^2 + (4a_{30} + 4a_{31}I_y + 4a_{32}I_y^2 + 5a_{50}I_x^2)^2 I_x^2 + 4(a_{40} + a_{41}I_y)^2 I_x^4 + a_{50}^2 I_x^6}}{16(a_{10} + a_{11}I_y + a_{12}I_y^2 + a_{13}I_y^3 + a_{14}I_y^4) + 12(a_{30} + a_{31}I_y + a_{32}I_y^2)I_x^2 + 10a_{50}I_x^4}$ |
| THD _{2in} | $\frac{\sqrt{4[8a_{10}I + (4a_{12} + 6a_{30})I^3 + (3a_{32} + 3a_{14} + 5a_{50})I^5]^2 + 4[8a_{01}I + (4a_{21} + 6a_{03})I^3 + (3a_{23} + 3a_{41} + 5a_{05})I^5]^2 + 16[2a_{20}I^2 - (a_{22} + 2a_{40})I^4]^2 + 16[2a_{02}I^2 - (a_{22} + 2a_{04})I^4]^2 + 2[4a_{21}I^3 + (3a_{23} + 4a_{41})I^5]^2 + 2[4a_{12}I^3 + (3a_{32} + 4a_{14})I^5]^2 + [4a_{30}I^3 + (2a_{32} + 5a_{50})I^5]^2 + [4a_{03}I^3 + (2a_{23} + 5a_{05})I^5]^2 + (8a_{22}^2 + 8a_{31}^2 + 8a_{13}^2 + 4a_{40}^2 + 4a_{04}^2)I^8 + (2a_{32}^2 + 2a_{23}^2 + 2a_{41}^2 + 2a_{14}^2 + a_{50}^2 + a_{05}^2)I^{10}}{\sqrt{8}I^2[4a_{11} + 3(a_{31} + a_{13})I]}$ |
| 2D-INLF | $\frac{a_{00}}{KI^2} + \frac{a_{10} + a_{01}}{KI} + \frac{4(a_{20} + a_{02})}{3K} + I \frac{4(a_{21} + a_{12}) + 6(a_{30} + a_{03})}{3K} + I^2 \frac{80a_{22} + 90(a_{31} + a_{13}) + 144(a_{40} + a_{04})}{45K} + I^3 \frac{40(a_{32} + a_{23}) + 48(a_{41} + a_{14}) + 80(a_{50} + a_{05})}{15K} + \frac{a_{11} - K}{K}$ |

Tabela 2.6 - Coeficientes atribuídos para análise das figuras de mérito THD, THD_{2in} e 2D-INLF

| Coeficientes | Conjunto 1 | Conjunto 2 | Conjunto 3 | Conjunto 4 | Conjunto 5 | Conjunto 6 |
|-----------------|------------------------|------------------------|------------------------|------------------------|------------------------|------------------------|
| a ₁₁ | 0,1 | 0,1 | 0,1 | 0,1 | 0,1 | 0,1 |
| a ₀₀ | 2,5 x 10 ⁻⁴ | 2,5 x 10 ⁻⁴ | 2,5 x 10 ⁻⁴ | 2,5 x 10 ⁻⁴ | 2,5 x 10 ⁻⁴ | 2,5 x 10 ⁻⁴ |
| a ₀₁ | 1 x 10 ⁻³ | 5 x 10 ⁻⁴ | 1 x 10 ⁻³ | 1 x 10 ⁻³ | 1 x 10 ⁻³ | 1 x 10 ⁻³ |
| a ₁₀ | 8 x 10 ⁻⁴ | 3 x 10 ⁻⁴ | 8 x 10 ⁻⁴ | 8 x 10 ⁻⁴ | 8 x 10 ⁻⁴ | 8 x 10 ⁻⁴ |
| a ₀₂ | 2 x 10 ⁻⁴ | 4 x 10 ⁻⁴ | 2 x 10 ⁻⁴ | 2 x 10 ⁻⁴ | 2 x 10 ⁻⁴ | 0 |
| a ₂₀ | 3 x 10 ⁻⁴ | 5 x 10 ⁻⁴ | 3 x 10 ⁻⁴ | 3 x 10 ⁻⁴ | 3 x 10 ⁻⁴ | 0 |
| a ₁₂ | 1,2 x 10 ⁻⁴ | 2 x 10 ⁻⁵ | 1,2 x 10 ⁻⁴ | 1,2 x 10 ⁻⁴ | 0 | 1,2 x 10 ⁻⁴ |
| a ₂₁ | 1 x 10 ⁻⁴ | 1 x 10 ⁻⁵ | 1 x 10 ⁻⁴ | 1 x 10 ⁻⁴ | 0 | 1 x 10 ⁻⁴ |
| a ₀₃ | 7 x 10 ⁻⁵ | 5 x 10 ⁻⁶ | 7 x 10 ⁻⁵ | 7 x 10 ⁻⁵ | 0 | 7 x 10 ⁻⁵ |
| a ₃₀ | 5 x 10 ⁻⁵ | 8 x 10 ⁻⁶ | 5 x 10 ⁻⁵ | 5 x 10 ⁻⁵ | 0 | 5 x 10 ⁻⁵ |
| a ₂₂ | 2 x 10 ⁻⁵ | 2,5 x 10 ⁻⁴ | 2 x 10 ⁻⁵ | 0 | 0 | 0 |
| a ₁₃ | 1 x 10 ⁻⁵ | 1 x 10 ⁻⁴ | 1 x 10 ⁻⁵ | 0 | 0 | 0 |
| a ₃₁ | 1,5 x 10 ⁻⁵ | 8 x 10 ⁻⁵ | 1,5 x 10 ⁻⁵ | 0 | 0 | 0 |
| a ₀₄ | 6 x 10 ⁻⁶ | 5 x 10 ⁻⁵ | 6 x 10 ⁻⁶ | 0 | 0 | 0 |
| a ₄₀ | 5 x 10 ⁻⁶ | 5 x 10 ⁻⁵ | 5 x 10 ⁻⁶ | 0 | 0 | 0 |
| a ₂₃ | 3 x 10 ⁻⁶ | 1 x 10 ⁻⁷ | 0 | 0 | 0 | 0 |
| a ₃₂ | 3,5 x 10 ⁻⁶ | 5 x 10 ⁻⁷ | 0 | 0 | 0 | 0 |
| a ₁₄ | 2 x 10 ⁻⁶ | 2 x 10 ⁻⁷ | 0 | 0 | 0 | 0 |
| a ₄₁ | 2,5 x 10 ⁻⁶ | 1 x 10 ⁻⁷ | 0 | 0 | 0 | 0 |
| a ₀₅ | 1 x 10 ⁻⁶ | 2 x 10 ⁻⁷ | 0 | 0 | 0 | 0 |
| a ₅₀ | 1,2 x 10 ⁻⁶ | 1 x 10 ⁻⁷ | 0 | 0 | 0 | 0 |

Em todos os gráficos, admitiu-se uma variação da amplitude I entre 1 e 10, e adotou-se $I_y = 10$ para a determinação da THD. Os valores das ordenadas nos gráficos das Figuras 2.4 a 2.9 foram calculados em dB (decibéis), ou seja, aplicando a função $20 \cdot \log_{10}(w)$, com w igual a THD, THD_{2in} ou 2D-INLF, uma vez que todas as figuras consistem de razões entre amplitudes.

Os gráficos das Figuras 2.4 e 2.5 foram obtidos para os conjuntos 1 e 2 de coeficientes da Tabela 2.6, ambos apresentando uma redução progressiva na ordem de grandeza destes coeficientes com o aumento da ordem $m + n$. Podemos constatar, para os dois conjuntos, variações semelhantes da THD_{2in} e da 2D-INLF com a amplitude dos sinais de entrada, exibindo regiões de crescimento e decrescimento alinhadas. A THD, por sua vez apresenta um comportamento monotonicamente crescente com a amplitude do sinal senoidal.

Figura 2.4 – Figuras de mérito para análise de distorção de multiplicador: THD (linha pontilhada); THD_{2in} (linha tracejada); 2D-INLF (linha cheia) – Referente ao conjunto 1 de coeficientes.




Figura 2.5 – Figuras de mérito para análise de distorção de multiplicador: THD (linha pontilhada); THD_{2in} (linha tracejada); 2D-INLF (linha cheia) - Referente ao conjunto 2 de coeficientes.




Figura 2.6 – Figuras de mérito para análise de distorção de multiplicador: THD (linha pontilhada); THD_{2in} (linha tracejada); 2D-INLF (linha cheia) - Referente ao conjunto 3 de coeficientes.

Figuras de Mérito (dB)




Figura 2.7 – Figuras de mérito para análise de distorção de multiplicador: THD (linha pontilhada); THD_{2in} (linha tracejada); 2D-INLF (linha cheia) - Referente ao conjunto 4 de coeficientes.

Figuras de Mérito (dB)




Figura 2.8 – Figuras de mérito para análise de distorção de multiplicador: THD (linha pontilhada); THD_{2in} (linha tracejada); 2D-INLF (linha cheia) - Referente ao conjunto 5 de coeficientes.

Figuras de Mérito (dB)





Figura 2.9 – Figuras de mérito para análise de distorção de multiplicador: THD (linha pontilhada); THD_{2in} (linha tracejada); 2D-INLF (linha cheia) - Referente ao conjunto 6 de coeficientes.

Figuras de Mérito (dB)




As Figuras 2.6 a 2.9 objetivam ressaltar o comportamento das três figuras de mérito quando são removidos coeficientes relativos a determinadas ordens da distorção. Os gráficos da Figura 2.6 foram gerados com o conjunto 3 de coeficientes da Tabela 2.6, descrevendo um multiplicador com distorção de ordem quatro (os coeficientes a_{mn} com $m + n = 5$ foram propositalmente anulados). De modo semelhante, o gráfico da Figura 2.7, gerado com o conjunto 4 de coeficientes, e o da Figura 2.8, gerado com o conjunto 5, correspondem aos casos de multiplicadores com distorções de ordem três e dois, respectivamente. No conjunto 6, que gerou a Figura 2.9, os coeficientes relativos às ordens dois, quatro e cinco de distorção foram anulados, mantendo-se, contudo, os de ordem três. Pode-se constatar, em qualquer das situações analisadas, uma persistente consistência entre as variações das figuras de mérito THD_{2in} e 2D-INLF com a amplitude, o que não é em geral compartilhado com a figura de mérito THD. Vale mencionar que no caso em que predomina a distorção de segunda ordem, o que caracterizaria um sistema com baixo nível de distorção, a THD_{2in} e a 2D-INLF tendem a decrescer com o aumento da amplitude I , comportamento oposto ao manifestado pela THD.

Estas constatações reforçam a suspeita, já mencionada na introdução deste trabalho, da incompletude da análise espectral considerando uma das entradas do multiplicador fixa, para a observação da distorção.

2.5 Fontes de Distorção em Multiplicadores – Estudo de Caso

Para ilustrar as possíveis origens de divergência em relação à operação ideal de um multiplicador, tome-se como exemplo o multiplicador de quatro quadrantes em tecnologia CMOS em modo corrente, do artigo “*Four-Quadrant CMOS Current-Mode Multiplier Independent of Device Parameters*” de Koichi Tanno, Okihiko Ishizuka e Zheng Tang [9]. Trata-se de um circuito que contém quatro quadradores supostamente idênticos cujos sinais de corrente de entrada e saída são combinados de modo a resultar na saída global do multiplicador, do ponto de vista ideal, o produto dos dois sinais de corrente de entrada, não importando seus sentidos. O núcleo quadrador, ilustrado na Figura 2.10, baseia-se na expressão quadrática da corrente de dreno do transistor MOS em relação às tensões terminais no regime de inversão forte, em saturação.

Figura 2.10 – Circuito quadrador utilizado no multiplicador de (TANNO, 2000)



Para analisar o circuito, pode-se utilizar o seguinte modelo relacionando a corrente de dreno i_{Di} com as tensões porta-substrato v_{GBi} e fonte-substrato v_{SBi} , para cada transistor da Figura 2.10 ($i = 1$ ou 2):

$$i_{Di} = K_{\alpha i} \left(\frac{v_{GBi}}{n_i} - v_{SBi} - V_{\beta i} \right)^2 \quad (2.22)$$

onde $K_{\alpha i}$, n_i e $V_{\beta i}$ são parâmetros de modelagem.

Supondo transistores tecnologicamente idênticos e de iguais razões de aspecto, $K_{\alpha 1} = K_{\alpha 2}$, $n_1 = n_2$ e $V_{\beta 1} = V_{\beta 2}$. Assim, fazendo:

$$i_{QUAD} = i_{D2} \quad (2.23a)$$

$$i_{QUAD} + i_{IN} = i_{D1} \quad (2.23b)$$

$$v_{GB2} = V_B - V_{SS} \quad (2.23c)$$

$$v_{GB1} = v_{SB2} \quad (2.23d)$$

$$\text{e } v_{SB1} = 0, \quad (2.23e)$$

após alguma manipulação algébrica, chega-se a:

$$i_{QUAD} = \frac{i_{IN}^2}{4K_{\alpha} \left(\frac{V_B - V_{SS}}{n} - 2V_{\beta} \right)^2} - \frac{i_{IN}}{2} + \frac{K_{\alpha}}{4} \left(\frac{V_B - V_{SS}}{n} - 2V_{\beta} \right)^2 = Q_2 i_{IN}^2 + Q_1 i_{IN} + Q_0 \quad (2.24)$$

com Q_2 , Q_1 e Q_0 constantes.

Utilizando o esquema de cancelamento da Figura 2.11, no qual os quatro quadradores são supostos idênticos, e sendo i_X e i_Y os sinais a serem multiplicados, obtém-se (conforme a equação 2.24):


$$i_{QUAD1} = Q_0 \quad (2.25a)$$

$$i_{QUAD2} = Q_2(i_X + i_Y)^2 + Q_1(i_X + i_Y) + Q_0 \quad (2.25b)$$

$$i_{QUAD3} = Q_2i_X^2 + Q_1i_X + Q_0 \quad (2.25c)$$

$$i_{QUAD4} = Q_2i_Y^2 + Q_1i_Y + Q_0 \quad (2.25d)$$

Figura 2.11 – Esquema de cancelamento utilizado no multiplicador de quatro quadrantes de (TANNO, 2000)



Finalmente:

$$i_{OUT} = (i_{QUAD1} + i_{QUAD2}) - (i_{QUAD3} + i_{QUAD4}) = 2Q_2i_Xi_Y = \frac{i_Xi_Y}{2K_\alpha \left(\frac{V_B - V_{SS}}{n} - 2V_\beta \right)^2} \quad (2.26)$$

A expressão (2.26) descreve a operação ideal do multiplicador. Entretanto, ligeiras diferenças entre os parâmetros de modelagem dos dispositivos, devidas a descasamentos geométricos e tecnológicos inerentes ao processo de fabricação, demandam que (2.24) seja reescrita na forma:

$$i_{QUAD} = K_{\alpha 2} \left[\frac{V_B - V_{SS}}{n_2} - V_{\beta 2} - n_1 V_{\beta 1} + n_1 \sqrt{\frac{i_{IN} + i_{QUAD}}{K_{\alpha 1}}} \right]^2 \quad (2.27)$$

Após manipulação algébrica, pode-se reescrever (2.27) como:

$$i_{QUAD} = Q_2' i_{IN}^2 + Q_1' i_{IN} + Q_0' + Q_{\varepsilon 2} i_{QUAD}^2 + Q_{\varepsilon 1} i_{QUAD} i_{IN} \quad (2.28a)$$

com:

$$Q_2' = \frac{K_{\alpha 2} n_1^4}{2K_{\alpha 1} (n_1^2 K_{\alpha 2} + K_{\alpha 1}) \left(\frac{V_B - V_{SS}}{n_2} - V_{\beta 2} - n_1 V_{\beta 1} \right)^2} \quad (2.28b)$$

$$Q_1' = -\frac{2n_1^2 K_{\alpha 2}}{2(n_1^2 K_{\alpha 2} + K_{\alpha 1})} \quad (2.28c)$$

$$Q_0' = \frac{K_{\alpha 1} K_{\alpha 2}}{2(n_1^2 K_{\alpha 2} + K_{\alpha 1})} \left(\frac{V_B - V_{SS}}{n_2} - V_{\beta 2} - n_1 V_{\beta 1} \right)^2 \quad (2.28d)$$

$$Q_{\varepsilon 2} = \frac{(K_{\alpha 1} - n_1^2 K_{\alpha 2})^2}{2K_{\alpha 1} K_{\alpha 2} (n_1^2 K_{\alpha 2} + K_{\alpha 1}) \left(\frac{V_B - V_{SS}}{n_2} - V_{\beta 2} - n_1 V_{\beta 1} \right)^2} \quad (2.28e)$$

$$Q_{\varepsilon 1} = -\frac{n_1 (K_{\alpha 1} - n_1^2 K_{\alpha 2})}{K_{\alpha 1} (n_1^2 K_{\alpha 2} + K_{\alpha 1}) \left(\frac{V_B - V_{SS}}{n_2} - V_{\beta 2} - n_1 V_{\beta 1} \right)^2} \quad (2.28f)$$

Embora diferentes dos coeficientes originais, Q_2' , Q_1' e Q_0' não comprometeriam a operação de multiplicação, supondo-se o esquema de cancelamento ideal. Contudo, os termos $Q_{\varepsilon 2} i_{QUAD}^2$ e $Q_{\varepsilon 1} i_{QUAD} i_{IN}$ consistem em fontes de distorção apreciável. Sua presença deve-se principalmente ao descasamento geométrico ($K_{\alpha 1} \neq K_{\alpha 2}$) entre os dois transistores e ao fator de rampa (n_1) não unitário do transistor M_1 .

Tais fontes de distorção são internas ao núcleo quadrador, mas descasamentos geométricos e tecnológicos entre os transistores dos diferentes quadradores também resultam em mais distorção. Neste caso, deve-se considerar variação entre os coeficientes Q_2' , Q_1' , Q_0' , $Q_{\varepsilon 1}$ e $Q_{\varepsilon 2}$, de um quadrador para o outro. De (2.28a), segue:

$$i_{QUAD} = \frac{1 - Q_{\varepsilon 1} i_{IN}}{2Q_{\varepsilon 2}} \pm \frac{1}{2} \sqrt{\left(\frac{1 - Q_{\varepsilon 1} i_{IN}}{Q_{\varepsilon 2}} \right)^2 - 4 \frac{Q_2' i_{IN}^2 + Q_1' i_{IN} + Q_0'}{Q_{\varepsilon 2}}} \quad (2.29)$$

De onde extraímos:

$$i_{QUAD1} = \frac{1}{2Q_{\varepsilon 21}} \pm \sqrt{\frac{Q'_{01}}{Q_{\varepsilon 21}}} \quad (2.30a)$$

$$i_{QUAD2} = \frac{1 - Q_{\varepsilon 12}(i_X + i_Y)}{2Q_{\varepsilon 22}} \pm \frac{1}{2} \sqrt{\left(\frac{1 - Q_{\varepsilon 12}(i_X + i_Y)}{Q_{\varepsilon 22}}\right)^2 - 4 \frac{Q'_{22}(i_X + i_Y)^2 + Q'_{12}(i_X + i_Y) + Q'_{02}}{Q_{\varepsilon 22}}} \quad (2.30b)$$

$$i_{QUAD3} = \frac{1 - Q_{\varepsilon 13}i_X}{2Q_{\varepsilon 23}} \pm \frac{1}{2} \sqrt{\left(\frac{1 - Q_{\varepsilon 13}i_X}{Q_{\varepsilon 23}}\right)^2 - 4 \frac{Q'_{23}i_X^2 + Q'_{13}i_X + Q'_{03}}{Q_{\varepsilon 23}}} \quad (2.30c)$$

$$i_{QUAD4} = \frac{1 - Q_{\varepsilon 14}i_Y}{2Q_{\varepsilon 24}} \pm \frac{1}{2} \sqrt{\left(\frac{1 - Q_{\varepsilon 14}i_Y}{Q_{\varepsilon 24}}\right)^2 - 4 \frac{Q'_{24}i_Y^2 + Q'_{14}i_Y + Q'_{04}}{Q_{\varepsilon 24}}} \quad (2.30d)$$

Das expressões (2.30), infere-se que não se alcançará um cancelamento adequado dos termos indesejados, alheios ao produto $i_X \cdot i_Y$. Note-se que descasamentos entre as tensões de limiar dos dispositivos presentes em diferentes quadradores, o que leva a diferentes valores do parâmetro V_{β} , estão também na origem deste cancelamento imperfeito.

Na análise anterior foi admitido que o modelo quadrático para a relação entre a corrente de dreno e as tensões terminais do transistor MOS é perfeitamente válido. A excursão dos sinais pode levar a desvios momentâneos do regime de inversão forte, quando pode ocorrer uma gradativa transição entre o comportamento quadrático e o comportamento exponencial típico de regimes de inversão mais fraca. Esta seria outra importante contribuição para a distorção da função multiplicadora.


3. METODOLOGIA

3.1 Dispositivos Testados

Os métodos experimentais descritos nestes capítulos foram aplicados a amostras de três circuitos integrados comerciais de multiplicadores, que trabalham em modo tensão nas entradas e na saída:

- O circuito integrado MYP634KP, doravante designado CHIP 1, demanda uma tensão de alimentação simétrica entre $\pm 8V$ e $\pm 15V$, com entradas X, Y e Z diferenciais, podendo operar como: multiplicador, circuito quadrador, extrator de raiz quadrada e divisor. Este circuito possui aplicações como: gerador da função seno, modulador balanceado, modulador AM linear, entre outras. Tem um ganho de $\frac{1}{10} V$ na configuração básica como multiplicador, ilustrada na Figura 3.1, podendo o fator de escala variar de 0,1 a 10 V, utilizando resistores externos de realimentação. A banda de passagem é de 10 MHz e são especificadas não-linearidades de plena escala (tensão constante de 10 volts numa entrada e sinal senoidal de amplitude igual a 10 volts na outra) iguais a $\pm 0,4\%$ com relação à entrada X e a $\pm 0,01\%$ com relação à entrada Y (TEXAS INSTRUMENTS, 1995).


Figura 3.1: Conexão básica do CHIP 1 para operação como multiplicador



Fonte: (TEXAS INSTRUMENTS, 1995).

- O circuito integrado AD633AN, doravante designado CHIP 2, é considerado um multiplicador de quatro quadrantes, com um ganho de $\frac{1}{10}$ V, tensão de alimentação de ± 15 V, entradas diferenciais X e Y e entrada somadora Z. A banda de passagem é de 1 MHz e são especificadas não-linearidades de plena escala (tensão constante de 10 volts numa entrada e sinal senoidal de amplitude igual a 10 volts na outra) iguais a $\pm 0,4\%$ com relação à entrada X e a $\pm 0,1\%$ com relação à entrada Y. Tem aplicações como: multiplicador, divisor, quadrador, entre outras (ANALOG DEVICES, 2012). A configuração básica para utiliza-lo como multiplicador é ilustrada na Figura 3.2.


Figura 3.2: Conexão básica do CHIP 2 para operação como multiplicador



Fonte: (ANALOG DEVICES, 2012).

- O circuito integrado AD534K, doravante designado CHIP 3, tem as mesmas especificações do AD633, exceto que todas as entradas, X, Y e Z, são diferenciais e que as não-linearidades de plena escala (tensão constante de 10 volts numa entrada e sinal senoidal de amplitude igual a 10 volts na outra) são iguais a $\pm 0,2\%$ com relação à entrada X e a $\pm 0,1\%$ com relação à entrada Y. Este circuito tem aplicações em: processamento de sinal analógico de alta qualidade, cálculos da porcentagem e da relação diferencial, síntese da função trigonométrica e algébrica e entre outras (ANALOG DEVICES, 1977). A configuração básica para utiliza-lo como multiplicador é ilustrada na Figura 3.3.

Figura 3.3: Conexão básica do CHIP 3 para operação como multiplicador



Fonte: (ANALOG DEVICES, 1977).

3.2 Descrição do Método Experimental da 2D-INLF

O procedimento experimental para determinar a figura de mérito 2D-INLF requer a aplicação de varreduras de sinais DC nas duas entradas do multiplicador. Desta forma, para cada valor de tensão aplicado a uma das entradas, por exemplo X, a tensão da outra entrada, Y, sofre um ciclo completo de NP incrementos discretos. A entrada X também é incrementada NP vezes, de modo que ao final têm-se NP² valores de tensão medidos na saída, que, relacionados às tensões de entrada, constituem uma superfície.

Estes NP² pontos foram medidos por meio da unidade de fonte e medição (SMU: *source measure unit*) modular USB U2723A da Agilent. Conforme o manual da Agilent U2722A/U2723A *USB Modular Source Measure Units* (AGILENT TECHNOLOGIES, 2011), a SMU U2723A dispõe de três canais que podem operar como fonte ou medidor de tensão ou de corrente nos quatro quadrantes. No modo tensão, a máxima faixa de variação de tensão é de -20 V a +20 V, com resolução de 1 mV, mas pode-se trabalhar com a faixa de variação de tensão de -2 V a +2 V, para a qual a resolução é de 0,1 mV. No modo corrente, a máxima faixa de variação de corrente é de -120 mA a +120 mA, com resolução de 20 μA, mas pode-se trabalhar com a faixa de variação de corrente de -1 μA a +1 μA, para a qual a resolução é de 100 pA. A SMU é utilizada juntamente com o acessório de teste paramétrico U2941A da Agilent (conforme a ilustração da Figura 3.4).

Figura 3.4: Acessório de teste paramétrico U2941A da Agilent



Dos três canais existentes, dois foram definidos para operar como fontes de tensão, sendo conectado às entradas do multiplicador. Por sua vez, o terceiro canal foi ajustado para operar como fonte de corrente, sendo conectado à saída do multiplicador cuja tensão seria medida. A Figura 3.5 ilustra em diagrama de blocos esta configuração de medição. Foi escrito um código executável pela ferramenta de instrumentação do *software* matemático Matlab em linguagem SCPI (*Standard Commands for Programmable Instruments*: comandos padrões para instrumentos programáveis), com a finalidade de controlar o funcionamento da SMU. O algoritmo do código é apresentado na Figura 3.6 e a sua transcrição em linguagem SCPI encontra-se no Apêndice A.

Figura 3.5: Diagrama de blocos da configuração para medição das superfícies DC. V_{CHi} é a tensão do canal CH_i , com $i = 1, 2, 3$





Figura 3.6: Algoritmo do código de controle da SMU pelo computador



Segundo o algoritmo da Figura 3.6, v_{1min} , v_{1max} , v_{2min} e v_{2max} são os limites de variação das duas entradas e n e m são as ordens das iterações correspondentes aos diferentes valores aplicados nas entradas. Os máximos valores de m e n foram assumidos iguais a NP . Foi adotada uma pausa de 100 microssegundos entre cada medição. Os dispositivos testados (CHIP 1, 2 e 3) foram polarizados, por meio de outra fonte, com uma tensão simétrica de $\pm 15V$. Assumindo $NP = 50$, o tempo de medição total foi de 15 minutos e assumindo $NP = 201$, o tempo de medição foi de 1 hora e 15 minutos. Ao final da varredura das tensões nas duas entradas, foram totalizados NP^2 pontos relacionando a tensão no canal 3 com as tensões nos canais 1 e 2, constituindo a superfície a ser integrada. Foram construídas dez superfícies, uma para cada valor de $v_{1max} = v_{2max} = -v_{1min} = -v_{2min}$ em um intervalo de 1 V a 10 V, com passo de 1 volt.

Foi utilizado outro código, executável no software Matlab, para calcular a 2D-INLF. Este código, apresentado no Apêndice B, é aplicável a multiplicadores de quatro quadrantes, assimétricos entre os quadrantes. Para proceder à integração numérica que permite o cálculo do valor absoluto do volume compreendido entre superfície característica ideal e o plano x - y , como definido em (2.20), faz-se necessário estimar o valor do ganho K do multiplicador. No código apresentado no Apêndice B, este ganho é calculado como a média aritmética das razões entre o valores medidos de z e os correspondentes produtos entre os valores medidos de x e y , razões estas tomadas nos pontos extremos da superfície experimental nos quatro quadrantes.

3.3 Análise Espectral

Nos métodos para determinação de distorção por análise espectral foi utilizado o analisador de espectros da Agilent Technologies ESA-E, modelo E4404B, com uma faixa de 9kHz a 6,7GHz (ilustrado na Figura 3.7).

Neste trabalho, a análise de distorção dos multiplicadores limita-se à operação em baixas frequências e, por isto, as frequências de entrada utilizadas nas medições AC devem ser limitadas de modo que as componentes de distorção significativas permaneçam no interior da banda de passagem do circuito. Desta forma, a degradação da resposta em frequência do multiplicador não deve afetar esta análise.

Figura 3.7 – Analisador de Espectro Agilent - Modelo E4404BE



No método para a determinação da THD, considerando uma entrada senoidal e a outra constante, além do analisador de espectros, foram utilizados: uma fonte DC simétrica para polarizar o circuito integrado do multiplicador, um gerador de função senoidal em audiofrequências (Agilent Technologies, modelo 33250A, máxima frequência de 80 MHz) para fornecer o sinal de tensão de uma das entradas e uma fonte DC simples para fixar a tensão na outra entrada. A configuração para medição da THD utilizada é representada por meio de um diagrama de blocos na Figura 3.8. Neste método, um sinal constante de 10 V foi aplicado em uma das entradas do multiplicador, sendo ao mesmo tempo aplicado um sinal senoidal de 9 kHz na outra entrada. Esta frequência foi escolhida por ser o menor limite que o analisador utilizado neste experimento pode operar e porque o ruído na saída dos multiplicadores é minimizado na faixa de frequência entre 10 Hz e 10 kHz, conforme informações técnicas em (TEXAS INSTRUMENTS, 1995) (ANALOH DEVICES, 2012) (ANALOH DEVICES, 1977). Para cada valor de amplitude do sinal senoidal variando no intervalo de 1 V a 10 V, com o passo de 1 V, foi possível medir as amplitudes das componentes harmônicas compreendidas entre 9 kHz e 144 kHz. Note-se que o número máximo de harmônicas considerado foi 16, sendo a maior frequência muito menor que o limite superior da banda de passagem dos multiplicadores sob teste. Para valores de amplitude inferiores a 6 V, a discriminação das componentes das harmônicas foi severamente dificultada por causa do ruído.

No método para a determinação da THD_{2in} , segundo o qual são aplicados sinais senoidais às duas entradas, além do analisador de espectros, foram utilizados: uma fonte DC simétrica para polarização do circuito integrado do multiplicador e dois geradores de função senoidal em audiofrequências (além do mesmo utilizado no método

precedente, foi utilizado também um gerador da Keithley, modelo 339, máxima frequência de 50 MHz). A configuração para medição da THD_{2in} utilizada é representada por meio de um diagrama de blocos na Figura 3.9. Neste caso, foi adotado um sinal senoidal de 10 kHz em uma entrada do multiplicador e um de 55 kHz na outra, sendo que as componentes de frequências desejáveis do sinal de saída do multiplicador são as de 45 kHz e 65 kHz. Foram medidas as amplitudes das componentes de frequências indesejáveis de: 5 kHz, 10 kHz, 15 kHz, 20 kHz, 25 kHz, 30 kHz, 35 kHz, 40 kHz, 50 kHz, 55 kHz, 60 kHz, 70 kHz, 75 kHz, 80 kHz, 85 kHz, 90 kHz, 95 kHz e 100 kHz. A escolha destes dois tons foi respaldada pelo fato de a maior parte das componentes de distorção e, especialmente as componentes de ordem menor ou igual a cinco, com maior conteúdo de potência, situarem-se acima da frequência de 9 kHz, mínima frequência de operação do analisador de espectros utilizado. As amplitudes dos sinais de entrada foram variadas em um intervalo de 1 V a 10 V, com um passo de 1 V, simultaneamente. Mais uma vez, as medições abaixo de 6 V foram significativamente afetadas pelo ruído.

Figura 3.8 – Diagrama de blocos da configuração para medição da THD





Figura 3.9 – Diagrama de blocos da configuração para medição da THD_{2in}



4. RESULTADOS EXPERIMENTAIS

As Figuras 4.1 e 4.2 mostram os aspectos das superfícies de saída do CHIP 2, normalizadas e transladadas para o primeiro quadrante, para o caso de NP = 50 e NP = 201, respectivamente. Estas superfícies correspondem à máxima amplitude de 1 volt dos sinais de entrada, situação em que a resolução é mais crítica.

Figura 4.1 – Superfície medida na saída do CHIP 2, para NP = 50 pontos e $v_{lmax} = 1V$. Tensões de entrada (X e Y) e de saída (Z) normalizadas em relação aos respectivos valores máximos e transladadas para o primeiro quadrante.





Figura 4.2 – Superfície medida na saída do CHIP 2, para NP = 201 pontos e $v_{lmax} = 1V$. Tensões de entrada (X e Y) e de saída (Z) normalizadas em relação aos respectivos valores máximos e transladadas para o primeiro quadrante.



A partir da superfície característica DC medida para o caso da amplitude máxima de 10 volts, com $NP = 201$, de cada um dos circuitos multiplicadores sob teste, foram extraídos os coeficientes de distorção relacionados na Tabela 4.1, coeficientes estes que modelam a operação do multiplicador segundo a equação (2.18).

Tabela 4.1 - Coeficientes de distorção extraídos a partir das superfícies características DC dos multiplicadores sob teste

| | CHIP 1 | CHIP 2 | CHIP 3 |
|----------|-------------------------|-------------------------|-------------------------|
| a_{00} | $-5,190 \times 10^{-3}$ | $2,300 \times 10^{-3}$ | $6,229 \times 10^{-4}$ |
| a_{10} | $-2,115 \times 10^{-4}$ | $-1,324 \times 10^{-4}$ | $-2,948 \times 10^{-4}$ |
| a_{01} | $-1,187 \times 10^{-3}$ | $-3,254 \times 10^{-4}$ | $4,369 \times 10^{-5}$ |
| a_{11} | $1,002 \times 10^{-1}$ | $9,990 \times 10^{-2}$ | $1,000 \times 10^{-1}$ |
| a_{20} | $4,055 \times 10^{-5}$ | $-2,061 \times 10^{-4}$ | $-9,859 \times 10^{-5}$ |
| a_{02} | $2,575 \times 10^{-5}$ | $-2,661 \times 10^{-5}$ | $-2,370 \times 10^{-5}$ |
| a_{21} | $4,509 \times 10^{-7}$ | $1,192 \times 10^{-5}$ | $-2,889 \times 10^{-5}$ |
| a_{12} | $5,632 \times 10^{-7}$ | $2,457 \times 10^{-6}$ | $1,751 \times 10^{-6}$ |
| a_{30} | $-8,505 \times 10^{-7}$ | $5,415 \times 10^{-7}$ | $4,646 \times 10^{-7}$ |
| a_{03} | $-2,585 \times 10^{-6}$ | $2,685 \times 10^{-7}$ | $1,170 \times 10^{-6}$ |
| a_{22} | $4,023 \times 10^{-7}$ | $3,271 \times 10^{-7}$ | $3,484 \times 10^{-7}$ |
| a_{31} | $-6,322 \times 10^{-7}$ | $7,814 \times 10^{-8}$ | $8,429 \times 10^{-7}$ |
| a_{13} | $-3,215 \times 10^{-7}$ | $-7,114 \times 10^{-7}$ | $-8,998 \times 10^{-7}$ |
| a_{40} | $1,037 \times 10^{-7}$ | $2,566 \times 10^{-7}$ | $3,260 \times 10^{-7}$ |
| a_{04} | $5,667 \times 10^{-8}$ | $1,724 \times 10^{-7}$ | $1,077 \times 10^{-7}$ |
| a_{32} | $-1,477 \times 10^{-8}$ | $-7,684 \times 10^{-9}$ | $6,484 \times 10^{-9}$ |
| a_{23} | $9,503 \times 10^{-9}$ | $5,974 \times 10^{-9}$ | $7,248 \times 10^{-9}$ |
| a_{41} | $-3,357 \times 10^{-8}$ | $-3,256 \times 10^{-8}$ | $-1,646 \times 10^{-8}$ |
| a_{14} | $-6,534 \times 10^{-8}$ | $-3,883 \times 10^{-8}$ | $-3,158 \times 10^{-8}$ |
| a_{50} | $4,723 \times 10^{-9}$ | $-1,632 \times 10^{-9}$ | $2,282 \times 10^{-10}$ |
| a_{05} | $1,615 \times 10^{-8}$ | $-3,331 \times 10^{-9}$ | $-9,932 \times 10^{-9}$ |

Para obter estes valores foi realizado o ajuste pelo método dos mínimos quadrados a um polinômio de grau cinco de cada curva $z(x)$ medida para cada valor de y constante, de um total de 201 curvas. Este procedimento permitiu calcular 201 valores para cada uma das variáveis h_n , com n variando de 0 a 5, dadas por:

$$h_0 = a_{00} + a_{01}y + a_{02}y^2 + a_{03}y^3 + a_{04}y^4 + a_{05}y^5 \quad (4.1a)$$

$$h_1 = a_{10} + a_{11}y + a_{12}y^2 + a_{13}y^3 + a_{14}y^4 \quad (4.1b)$$

$$h_2 = a_{20} + a_{21}y + a_{22}y^2 + a_{23}y^3 \quad (4.1c)$$

$$h_3 = a_{30} + a_{31}y + a_{32}y^2 \quad (4.1d)$$

$$h_4 = a_{40} + a_{41}y \quad (4.1e)$$

$$h_5 = a_{50} \quad (4.1f)$$

Em seguida, foram realizados ajustes, também pelo método dos mínimos quadrados das funções $h(y)$ descritas em (4.1a) a (4.1e) a polinômios de grau cinco a um, respectivamente, mediante o quê são obtidos os coeficientes da Tabela 4.1. No caso do coeficiente a_{50} é realizada uma média aritmética simples dos 201 valores de h_5 .

De posse dos coeficientes da Tabela 4.1 foi possível calcular, para cada multiplicador, em termos das amplitudes dos sinais de entrada, $I_x = I_y = I$, os valores teóricos da THD e da THD_{2in}, utilizando as expressões da Tabela 2.5, e os valores teóricos da 2D-INLF = \mathcal{N}/\mathcal{L} , por integração numérica das expressões (2.21) e (2.22). Estas curvas são apresentadas nas Figuras 4.3 a 4.5 e representam os valores esperados das figuras de mérito aqui analisadas.

Figura 4.3 – Valores teóricos das figuras de mérito para análise de distorção do CHIP 1: THD (linha pontilhada); THD_{2in} (linha tracejada); 2D-INLF (linha cheia)




Figura 4.4 – Valores teóricos das figuras de mérito para análise de distorção do CHIP 2: THD (linha pontilhada); THD2in (linha tracejada); 2D-INLF (linha cheia)






Figura 4.5 – Valores teóricos das figuras de mérito para análise de distorção do CHIP 3: THD (linha pontilhada); THD2in (linha tracejada); 2D-INLF (linha cheia)



Nas Figuras 4.6 a 4.8 são apresentados os resultados referentes à determinação da 2D-INLF para os multiplicadores analógicos CHIP 1, CHIP 2 e CHIP 3, conforme a metodologia experimental descrita no capítulo precedente. Os valores das ordenadas são apresentados em dB (decibéis), ou seja, aplicando a função $20 \cdot \log_{10}(w)$, com w igual ao valor experimental da 2D-INLF para cada amplitude considerada. Embora o procedimento tenha sido automático, ele foi bastante lento quando se adotou $NP = 201$ (total de pontos medidos igual a 40401). Contudo, com $NP = 50$ (total de pontos medidos igual a 2500), a velocidade do procedimento foi aumentada 5 vezes sem uma redução apreciável na resolução. Os valores teóricos da 2D-INLF, apresentados nas Figuras 4.3 a 4.5 para os três multiplicadores, são reproduzidos nas Figuras 4.6 a 4.8 para comparação com os valores experimentais.

Figura 4.6 – 2D-INLF versus valor da tensão máxima em ambas entradas, para CHIP 1:
 $NP = 201$ (asteriscos), $NP = 50$ (triângulos), curva teórica (linha cheia)



No caso particular do CHIP 2, foi possível realizar uma simulação da superfície característica de transferência, utilizando o *software* Multisim, em cuja biblioteca de componentes consta a descrição do circuito integrado AD633AN. A superfície foi simulada para variações nas entradas x e y de -10 a 10 volts, com passo de 0,1 volt. Em seguida, foi utilizado o código do Apêndice B para realizar integrações numéricas sobre dez conjuntos parciais de pontos da superfície simulada, relativos a diferentes valores máximos de amplitude (1 volt a 10 volts, com passo de 1 volt). Desta forma, obteve-se a relação entre a 2D-INLF simulada e a amplitude máxima, ilustrada na Figura 4.7 (círculos).

Figura 4.7 – 2D-INLF versus valor da tensão máxima em ambas entradas, para CHIP 2:
NP = 201 (asteriscos), NP = 50 (triângulos), curva simulada (círculos), curva teórica (linha cheia)






Figura 4.8 – 2D-INLF versus valor da tensão máxima em ambas entradas, para CHIP 3:
 NP = 201 (asteriscos), NP = 50 (triângulos), curva teórica (linha cheia)



Para proceder à análise espectral, verificou-se inicialmente a presença de componentes harmônicas na saída dos geradores de sinais senoidais utilizados. As distorções harmônicas totais presentes nos sinais de saída dos geradores foram medidas para uma frequência ajustada de 9 kHz e são apresentadas na Figura 4.9. Nenhuma carga foi acoplada à saída dos geradores, uma vez que as impedâncias de entrada dos multiplicadores a serem testados são muito altas (10 MΩ). Como a máxima distorção em qualquer dos geradores é inferior a -77,9 dB, considerou-se que não comprometeria as medições a serem realizadas sobre os multiplicadores, motivo pelo qual não se aplicou nenhuma filtragem passa-baixas adicional.

Figura 4.9 – Distorção harmônica total na saída dos geradores Agilent Technologies 33250A (asteriscos) e Keithley 339 (círculos). Frequência ajustada: 9 kHz



Nas Figuras 4.10 a 4.12 são apresentadas as medidas da THD e da THD_{2in} relativas aos três multiplicadores testados. Os valores das ordenadas são apresentados em dB (decibéis), ou seja, aplicando a função $20 \cdot \log_{10}(w)$, com w igual aos valores medidos da THD ou da THD_{2in} para cada amplitude considerada. No procedimento para determinação da THD, as entradas com sinal senoidal e com tensão constante foram permutadas, a fim de realizar um segundo levantamento. Devido à forte simetria do dispositivo, não houve divergências significativas entre as duas curvas de THD.

Figura 4.10 – Distorção harmônica total versus amplitude dos sinais senoidais para o CHIP 1: THD com X senoidal (9 kHz) e Y constante (10 V) (triângulos); THD com Y senoidal (9 kHz) e X constante (10 V) (asteriscos); THD_{2in} com 10 kHz em X e 55 kHz em Y (círculos).




Figura 4.11 – Distorção harmônica total versus amplitude dos sinais senoidais para o CHIP 2: THD com X senoidal (9 kHz) e Y constante (10 V) (triângulos); THD com Y senoidal (9 kHz) e X constante (10 V) (asteriscos); THD_{2in} com 10 kHz em X e 55 kHz em Y (círculos).





Figura 4.12 – Distorção harmônica total versus amplitude dos sinais senoidais para o CHIP 3: THD com X senoidal (9 kHz) e Y constante (10 V) (triângulos); THD com Y senoidal (9 kHz) e X constante (10 V) (asteriscos); THD_{2in} com 10 kHz em X e 55 kHz em Y (círculos).



Os multiplicadores escolhidos para a aplicação experimental dos métodos de análise de distorção discutidos neste trabalho são classificados em seus *datasheets* como circuitos de elevada acurácia, projetados para processamento de sinais analógicos de precisão. Embora não haja qualquer referência a valores de distorção harmônica nestes documentos, são especificadas não-linearidades percentuais, relativas a cada canal, com amplitude de 10 V de pico, considerando o outro canal com uma tensão constante de 10 V. Os valores típicos destas não-linearidades são apresentados na Tabela 4.2 para os três multiplicadores testados. É razoável que se esperem valores máximos de distorção harmônica total desta ordem de grandeza. Os valores da THD, obtidos a partir das medições ilustradas nas Figuras 4.10 a 4.12, para o caso de amplitude do sinal senoidal aplicado a um canal igual a 10 V e valor constante aplicado ao outro canal também igual a 10 volts, são apresentados na Tabela 4.3.

Tabela 4.2 – Não-linearidades especificadas pelos fabricantes para 10 V em ambos canais

| | CHIP 1 | | CHIP 2 | | CHIP 3 | |
|----------------|------------|-----|-----------|-----|-----------|-----|
| | % | dB | % | dB | % | dB |
| Canal X | $\pm 0,4$ | -48 | $\pm 0,4$ | -48 | $\pm 0,2$ | -54 |
| Canal Y | $\pm 0,01$ | -80 | $\pm 0,1$ | -60 | $\pm 0,1$ | -60 |

Os resultados obtidos para a THD relativos ao CHIP 1 (Figura 4.10), mostrados na Tabela 4.3, não concordam com as ordens de grandeza das não-linearidades especificadas (Tabela 4.2). Tal disparidade entre as ordens de grandeza das não-linearidades especificadas e da THD medida está muito provavelmente relacionada com a impossibilidade de separar nas medições AC ruído e distorção externos da distorção efetivamente introduzida pelos multiplicadores.

Nos casos do CHIP 2 e do CHIP 3, embora a disparidade não seja tão grande, os valores da THD medida ainda se apresentam mais elevados que os valores das não-linearidades especificadas. De fato, para os três multiplicadores testados, o comportamento da THD com a variação da amplitude mostrou um crescimento bem mais acentuado que o previsto teoricamente, utilizando-se a expressão da Tabela 2.5 e os coeficientes de distorção da Tabela 4.1, e ilustrado nas Figuras 4.3 a 4.5.

Tabela 4.3 – Resultados da THD para amplitude do sinal senoidal e valor constante iguais a 10V

| | CHIP 1 | | CHIP 2 | | CHIP 3 | |
|----------------|--------|-------|--------|-----|--------|-----|
| | % | dB | % | dB | % | dB |
| Canal X | 16,6 | -15,6 | 0,7 | -43 | 0,56 | -45 |
| Canal Y | 19,7 | -14,1 | 0,7 | -43 | 0,45 | -47 |

Os resultados obtidos para a THD_{2in} relativos aos três multiplicadores parecem ter sido significativamente afetados por ruído e distorção externos, uma vez que seus altos valores são inconsistentes com a elevada acurácia especificada. Além disto, muito pouca variação foi observada em relação aos valores de amplitude dos sinais senoidais, nos casos do CHIP 1 e do CHIP 2. De fato, para qualquer dos multiplicadores testados, nem as ordens de grandeza dos valores experimentais da THD_{2in} nem o seu comportamento com a variação da amplitude concordam com as ordens de grandeza e com o comportamento observados a partir da análise teórica, utilizando a expressão da Tabela 2.5 e os coeficientes da Tabela 4.1, e ilustrados nas Figuras 4.3 a 4.5.

Existem fortes indícios de que as medições realizadas por meio do analisador de espectros tenham sofrido influência de outras fontes bastante proeminentes de distorção, que podem estar relacionadas à montagem, aos acessórios (cabos coaxiais, garras e fios conectores) e ao ruído circundante. Os valores extraídos de THD e THD_{2in} podem não ser representativos do desempenho dos dispositivos sob teste.

Por outro lado, como observado nas Figuras 4.6 a 4.8, o comportamento da 2D-INLF experimental em média decrescente com a amplitude, registrado para os três circuitos, concorda com o comportamento previsto teoricamente tanto para a 2D-INLF como para a THD_{2in} (Figuras 4.3 a 4.5). Conforme a análise teórica apresentada na Seção 2.4, este comportamento decrescente é um indicativo de baixo nível de distorção, com predominância de termos de até segunda ordem. Esta observação apresenta coerência com o que esperamos para dispositivos de precisão como os multiplicadores testados.

Os três critérios aqui adotados para analisar distorção em multiplicadores diferem significativamente em termos conceituais. Entretanto, algumas observações relacionadas aos métodos experimentais podem ser ressaltadas:

- (i) Medições AC utilizando o analisador de espectros são afetadas acentuadamente pelo ruído e pela distorção harmônica inseridos por elementos externos (circuito auxiliar do multiplicador, cabos coaxiais e conectores) nos dispositivos sob teste. Este ruído e distorção externos podem mascarar componentes de frequências originadas da distorção do multiplicador ou dificultar sua discriminação. No caso do experimento aqui realizado, a distorção harmônica total originada dos geradores de audiofrequências é inferior a -78 dB, sendo assim desprezível. Contudo, os acessórios do instrumento e a montagem do circuito auxiliar de medição (placa de prototipagem, cabos coaxiais e conectores) são importantes fontes de ruído e distorção.
- (ii) Medições AC requerem a conciliação entre as larguras de banda do instrumento de medição e dos dispositivos sob teste com a faixa de frequências do sinal a ser medido. No caso de nosso experimento, como a mínima frequência de operação do analisador de espectros é 9 kHz e os limites superiores das bandas de passagem dos dispositivos são

10 MHz para CHIP 1 e 1 MHz para CHIP 2 e CHIP 3, a frequência de 9 kHz foi adotada para a medição da THD. Assim, mesmo as componentes de centésima ordem ficam compreendidas no interior da banda de passagem dos dispositivos de banda mais estreita. Por sua vez, para a medição da THD_{2in} , adotamos frequências de 10 e 55 kHz, de modo que nenhuma componente de distorção de ordem menor ou igual a cinco encontra-se abaixo do limite inferior do analisador de espectros (9 kHz).

- (iii) O método para medição da THD_{2in} compreende a detecção de um número muito grande de componentes de frequências, dependentes da ordem de distorção prevalente, que, em geral, é desconhecido *a priori*.
- (iv) Medições DC para o cálculo da 2D-INLF são mais eficientes com o uso de um instrumento programável, devido ao número expressivo de pontos requeridos. No caso deste experimento automatizado, cerca de 75 minutos foram necessários para a medição de 201x201 pontos, enquanto que para a medição de 50x50 pontos foram necessários apenas 5 minutos.
- (v) O método para a medição da 2D-INLF é um procedimento pouco sensível ao ruído AC, facilmente automatizado e independente de faixas de frequência.

Particularmente no desenvolvimento dos procedimentos experimentais relatados neste trabalho, foi possível perceber que o método para medição da 2D-INLF é muito menos influenciado pelo operador, pois a possibilidade de automatização o deixa imune às tomadas de decisão subjetivas. A atuação arbitrária do operador limita-se ao estabelecimento das configurações de medição: escolha dos canais que devem estar conectados às entradas e à saída do multiplicador; escolha do número de pontos a serem coletados; escolha do tempo de pausa entre cada medição individual. Além disto, o equipamento utilizado é de elevada resolução, estando habilitado a trabalhar com sinais de tensão ou corrente muito pequenos, discriminando-os de ruído AC.

Por outro lado, os procedimentos para a medição da THD e da THD_{2in} são manuais, pois uma vez conectado o sinal a ser medido (sinal de saída do multiplicador)

ao analisador de espectros, a tela exibe a distribuição de componentes espectrais, que devem ser detectadas visualmente pelo operador. Este pode se valer de mudanças de escala em dBm, assim como da faixa de frequências a ser exibida na tela, para obter uma melhor visualização, mas a decisão sobre quais componentes são de potência significativa, comparadas ao ruído AC onipresente, e qual o valor médio de sua amplitude (a exibição do sinal não é muito estável), depende também de fatores subjetivos. Isto torna a medição sujeita a pequenas variações conforme seja trocado o operador. O conhecimento prévio dos valores de frequências que podem conter componentes de distorção do sinal de saída do multiplicador facilita a sua busca. No caso da THD, basta considerar as múltiplas da única frequência aplicada à entrada (componentes harmônicas), até onde sua amplitude não fique mais mascarada pelo ruído. Contudo, no caso da THD_{2in} , as frequências, que são combinações lineares das duas frequências aplicadas às entradas do multiplicador, costumam ser numerosas e convém utilizar um algoritmo para gera-las automaticamente por meio de um programa de computador. Algumas frequências intermediárias deste conjunto de combinações lineares apresentam contribuição indistinguível do ruído, o que só pode ser constatado a partir da visualização na tela do analisador de espectros. Também é difícil decidir a partir de qual frequência as componentes podem ser desprezadas. Estes dados, coletados manualmente devem então ser introduzidos, também manualmente, em uma plataforma computacional para o cálculo das figuras de mérito de acordo com suas definições.

Estas dificuldades relacionadas à análise espectral para determinação experimental da THD e da THD_{2in} , por si só, já constituem desvantagens em relação ao método de análise DC, com o qual é possível determinar a 2D-INLF. Contudo, no caso particular deste trabalho, foram identificados problemas maiores, possivelmente relacionados à montagem inadequada, que deu margem ao aparecimento de ruído e mais distorção que a esperada. Os conectores de entrada do analisador de espectros demanda cabos específicos, de impedância compatível, cujas terminações devem fazer um bom acoplamento ao circuito ou dispositivo sob teste. Não se dispunha de terminações convenientes para realizar este acoplamento ao circuito, tendo-se lançado mão de algumas improvisações pouco robustas. O mesmo pode-se dizer das conexões realizadas entre os circuitos integrados e os geradores de sinais. É de se supor também que a montagem realizada sobre placa de prototipagem não seja a mais aconselhável para este tipo de medição, em virtude das impedâncias parasitas que podem ser introduzidas. Por todas estas razões, além de se ter obtido valores para a THD e a THD_{2in} muito diferentes

dos previstos pela análise teórica utilizando os coeficientes de distorção extraídos a partir das superfícies DC, valores estes ilustrados nas Figuras 4.3 a 4.5, o nível de repetibilidade deste experimento mostrou-se muito baixo: os mesmos procedimentos adotados em momentos diversos, por outros operadores e com ligeiras alterações nas montagens, levaram a resultados marcadamente diferentes.

5. CONCLUSÃO

Nesse trabalho foi desenvolvido um estudo teórico e prático abordando a confiabilidade¹, eficácia² e facilidade de implementação de três diferentes metodologias para avaliação da distorção em multiplicadores analógicos, aqui denominadas 2D-INLF, THD e a THD_{2in}.

A THD (*Total Harmonic Distortion*) é uma figura de mérito clássica que, em multiplicadores analógicos, é tradicionalmente determinada mantendo uma das entradas num valor constante e aplicando um tom na outra.

As outras duas figuras de mérito são contribuições originais de nosso grupo de pesquisa e têm em comum o fato dos sinais em ambas entradas do multiplicador analógico serem variados. A THD_{2in} (*Double Input Total Harmonic Distortion*) é determinada pela aplicação de diferentes tons nas duas entradas do multiplicador e a posterior busca de componentes resultantes do batimento de frequências harmônicas. A 2D-INLF (*Two Dimensional Integral Non Linear Function*) é determinada a partir da superfície característica obtida por análise DC com a variação do sinal nas duas entradas do multiplicador.

Os três métodos são aplicados para analisar a distorção dos multiplicadores na operação em baixas frequências, operação esta, portanto, não afetada pela degradação da resposta em frequência dos circuitos. Neste caso, a distorção é principalmente devida ao descasamento geométrico e tecnológico entre transistores que constituem os circuitos multiplicadores e entre blocos que realizam compensação (cancelamento de termos indesejados) nas suas arquiteturas projetadas para atuação nos quatro quadrantes. Outra possível fonte de distorção em baixas frequências é o desvio das condições adequadas de polarização à medida em que as amplitudes dos sinais de entrada ficam muito altas ou muito baixas.

Dentre as contribuições específicas deste trabalho destacamos uma análise teórica para relacionar as três figuras de mérito aos coeficientes de distorção de um multiplicador analógico. Tais coeficientes são oriundos da representação da superfície característica de transferência do circuito por uma série de potências truncada até uma

¹ De acordo com o Dicionário do Centro de Informação Metal Mecânica (CIMM, 2015): *Habilidade de um sistema, instalação, equipamento, dispositivo, produto ou serviço desempenhar suas funções satisfatoriamente, de acordo com determinadas especificações, num dado intervalo de tempo, sob condições preestabelecidas.*

² De acordo com o Dicionário do Centro de Informação Metal Mecânica (CIMM, 2015): *Grau em que um sistema operacional realiza o que dele se espera.*

ordem significativa. Esta análise teórica envolveu também uma comparação por meio de simulações matemáticas.

Outra importante contribuição deste trabalho consistiu na implementação de procedimentos experimentais para aplicação das três metodologias, utilizando equipamentos para caracterização DC e para análise espectral. Para este fim, foram submetidos aos testes três diferentes circuitos integrados comerciais de multiplicadores analógicos de precisão.

A análise teórica permitiu observar uma consistência entre as figuras de mérito THD_{2in} e 2D-INLF no que concerne à variação com a amplitude dos sinais de entrada. A THD não apresentou comportamento coerente com os das outras duas figuras, o que se deve ao fato de alguns coeficientes de distorção não serem levados em consideração para o seu cálculo. Por este mesmo motivo, julgamos que a THD não é um critério confiável para analisar a distorção em sistemas de duas entradas.

A análise experimental mostrou que a utilização de um analisador de espectros permite uma rápida detecção das componentes harmônicas na saída de um multiplicador. Contudo, trata-se de um procedimento manual, sensível à avaliação subjetiva do operador. Além disto, as distorções harmônicas, seja a THD ou a THD_{2in} , não podem ser medidas com exatidão, pois o ruído AC capturado pelas pseudo-antenas presentes na montagem e a distorção introduzida por elementos do conjunto de medição possivelmente modificam ou mascaram as amplitudes das componentes harmônicas detectadas. Estas dificuldades são ainda mais acentuadas quando se trata da determinação da THD_{2in} , que envolve uma quantidade de frequências muito maior a ser detectada. Limitações de faixa de frequência do instrumento de medição também podem interferir na medição, sobretudo da THD_{2in} : algumas componentes de frequências baixas geradas pela distorção podem se situar abaixo da mínima frequência de operação do analisador de espectros. A instrumentação envolvida requer que os multiplicadores trabalhem em modo tensão. Caso contrário, será necessário introduzir conversores tensão-corrente e corrente-tensão, que podem introduzir mais ruído e distorção ao conjunto de medição.

Por outro lado, apesar do grande volume de dados experimentais que devem ser coletados, a determinação da 2D-INLF é pouco afetada por ruído AC e por limitações em frequência. Unidades de medição e fonte, de baixo a médio custo, como a utilizada neste trabalho, associadas à programação computacional, permitem a automatização do

procedimento. Esta automatização pode ser realizada também por meio de instrumentos sofisticados de caracterização e extração de características.

Do ponto de vista das aplicações, é importante reiterar que a THD consiste num critério insuficiente para a avaliação da distorção em circuitos multiplicadores, uma vez que interação entre os sinais aplicados nas duas entradas podem levar a contribuições para a distorção não presentes quando uma das entradas é mantida em um nível constante. Uma exceção para esta assertiva seria o caso em que, na aplicação particular do multiplicador, uma das entradas recebe sinal constante. É o caso, por exemplo, de uma rede neuronal celular que realiza uma única função de processamento de imagem. Nestas circunstâncias, os operadores sinápticos são fixos, sendo previamente ajustados para que a rede execute otimamente a referida função. Deve-se atentar, contudo, para o fato de que redes neuronais celulares com função única não constituem o caso mais geral, os operadores sinápticos sendo normalmente alterados para que sejam executadas sequências de funções diferentes. Note-se que nem mesmo aplicações em que as duas entradas recebem o mesmo sinal, como é o caso dos dobradores de frequência, têm seus níveis de distorção apropriadamente caracterizados por meio de uma figura de mérito que considera variação em apenas uma entrada do multiplicador.

Enquanto a operação do multiplicador numa determinada aplicação se inscreva em sua banda de passagem, a THD_{2in} e a 2D-INLF proporcionam informações semelhantes sobre o comportamento da distorção com a amplitude, permitindo inclusive discernir os valores de amplitude em que a distorção é minimizada. Entretanto, é notória a dificuldade de determinação experimental da THD_{2in} , em comparação com o método para determinação experimental da 2D-INLF. Além disto, para aplicações em que os multiplicadores operam em modo corrente, ou seja, em que os sinais processados são sinais de corrente, a análise espectral, compreendendo a utilização de um analisador de espectros, requer a utilização de um conversor corrente-tensão na saída do multiplicador e de conversores tensão-corrente nas saídas dos geradores de sinais. Tais circuitos adicionariam mais distorção, difícil de ser discriminada da distorção do multiplicador propriamente. Por outro lado, o método da determinação experimental da 2D-INLF, pode ser aplicado indistintamente para circuitos que trabalham em modo corrente ou em modo tensão, pois os equipamentos para levantamento de características DC, em geral, trabalham com sinais de corrente ou de tensão.

Em suma, neste trabalho, foram apresentados os requisitos, os inconvenientes e as vantagens da aplicação das três metodologias. Essa análise poderá fornecer subsídios

para uma eventual discussão sobre a padronização de critérios para avaliar a distorção em multiplicadores analógicos.

As dificuldades encontradas para comparar os resultados experimentais poderão ser atenuadas ou removidas em trabalhos futuros mediante as seguintes providências:

- (i) Confecção de placas de circuito impresso, com conectores embutidos, e de cabos para suprir o conjunto de medição por meio do analisador de espectros.
- (ii) Aplicação da análise espectral por meio da utilização de osciloscópio digital com interface para computador e posterior cálculo de transformadas de Fourier sobre as formas de onda medidas.
- (iii) Prospecção de outros dispositivos de teste de menor precisão ou projeto e implementação de dispositivos específicos.

TRABALHO ACEITO PARA PUBLICAÇÃO:

GONÇALVES, G. C; ANDRADE, F. S.; RIBEIRO, H. A. G.; SOARES, S. S.; NASSIFFE, I. M.; SANTANA, E. P. e CUNHA, A. I. A. **Distortion Analysis of Integrated Analog Multipliers: DC versus AC Approaches**. Proceeding of 7th IEEE Latin American Symposium on Circuits and Systems, fev. 2016.

6. REFERÊNCIAS BIBLIOGRÁFICAS

AGILENT TECHNOLOGIES. **Manual da Agilent U2722A/U2723A USB Modular Source Measure Units**. Santa Clara, USA: 4 ed, nov.2011.

ALEMÁN, M.; CERDEIRA, A. **Determination of Non-Linear Harmonic Distortion in SPICE using the Integral Function Method**. 24th International Conference on Microelectronics, Sérvia e Montenegro, v. 2, p. 593-596, maio 2004.

AMIRI A. e NADERI A. **Voltage Mode Implementation of Highly Accurate Analog Multiplier Circuit**. Iranian Conference on Electrical Engineering (ICEE), Irã, v. 23, p. 1059-1062, 2015.

ANALOG DEVICES, Inc. **Data Sheet do multiplicador analógico AD534**. U.S.A: 1977, 21p.

ANALOG DEVICES, Inc. **Data Sheet do multiplicador analógico AD633**. U.S.A: 2012, 21 p.

ANALOG DEVICES, Inc. **Multiplier Application Guide**. Editado por D. H. Sheingold. U.S.A, 1978.

ANDRADE, F. S. **Concepção e teste de multiplicadores analógicos em tecnologia CMOS**. Trabalho Final de Graduação. Salvador: Universidade Federal da Bahia, 2011.

BABANEZHAD, N. J. **A 20V Four-Quadrant CMOS Analog Multiplier**. IEEE Journal of Solid-State Circuits, v.1, sc-20, nº 6, dez. 1985.

CERDEIRA, A.; ALEMÁN, M. e ESTRADA, M. **Integral Function Method for Determination of Nonlinear Harmonic Distortion**. Solid State Electronics, v. 48, p. 2225-2234, abr. 2004.

CERDEIRA, A.; ESTRADA, M.; QUINTERO, R.; FLANDRE, D.; ORTIZ-CONDE, A. e GARCÍA-S., F. J. **New method for determination of harmonic distortion in SOI FD transistors**. Solid-State Electronics, v. 46, p.103-108, jun. 2001.

CIMM. Disponível em: <<http://www.cimm.com.br/portal/verbetes>>. Acesso em: 24 nov. 2015.

GARCÍA-SÁNCHEZ, F. J.; ORTIZ CONDE, A.; DE MARCATO, G.; LIU, J. J. e RECHT, L. **Eliminating parasitic resistances in parameter extraction of semiconductor device models**. IEEE Int Caracas Conf Circ Dev Syst, Caracas, Venezuela, p.298-302, dez. 1995.

GARCÍA-SÁNCHEZ, F. J.; ORTIZ-CONDE, A.; FINOL, J. L.; SALAZAR, R. B. e SALCEDO, J. A. **A minimal integral nonlinearity criterion to optimize the design of a new tanh/sinh-type bipolar transistor**. IEEE Trans. Circuits and Systems – I: Fundamental Theory and Applications, v. 49, p. 1062-1070, ago 2002.

GARG, R.; GOVIL, J. e GOEL, P. **MOS translinear principle based analogue multiplier divider**. International Conference MIXDES, Polônia, p. 332-336, jun. 2006.

GILBERT, B. **A Precise Four-Quadrant Multiplier with Sub-nanosecond Response**. IEEE J. Solid-state Circuits, v. 1, sc-3, p. 365-373, 1968.

HAN, G. e SÁNCHEZ, S. E. **CMOS Transconductance Multipliers: A Tutorial**. IEEE Transactions on Circuits and Systems-II: Analog and Digital Signal Processing, v. 45, nº 12, dez. 1998.

HSIAO, S. e WU, C. **A 1.2 V CMOS Four-Quadrant Analog Multiplier**. IEEE International Symposium on Circuits and Systems, Hong Kong, p. 241-244, jun. 1997.

KAPLAN, W. **Advanced Calculus**, Pearson –Addison Wesley, 5 ed., 2003.

LACERDA, L. A.; SANTANA, E. P.; ALMEIDA, C. V. A. e CUNHA, A. I. A. **Distortion Analysis of Analog Multiplier Circuits Using Two-Dimensional Integral Nonlinear Function**. Proceedings of 22nd Symposium on Integrated Circuits and Systems Design (SBCCI), nº 9, Natal, set. 2009.

LIU, S. **CMOS Squarer and Four-Quadrant Multiplier**. IEEE Transactions on Circuits and Systems-I: Fundamental Theory and Applications, v. 42, nº 2, fev. 1995.

MACHADO, M. B., CUNHA, A. I. A.; SCHNEIDER, M. C. e GALUP-MONTORO, C. **Transconductance-based CMOS analog multiplier**. Proceedings of International Northeast Workshop on Circuits and Systems, Montréal, p. 377-380, jun. 2008.

MACHADO, M.B.; CUNHA, A.I.A.; LACERDA, L.A.; GALUP-MONTORO, C. e SCHNEIDER, M.C. **CMOS multiplier based on the relationship between drain current and inversion charge**. IET Circuits, Devices & Systems, v. 3, p. 239-247, abr. 2009.

MANGANARO, G. e GYVEZ, J. **A Four-Quadrant S²I Switched-Current Multiplier**. IEEE Transactions on Circuits and Systems-II: Analog and Digital Signal Processing, v. 45, n° 7, jul. 1998.

MEHRVARZ, H. e KWOK, C. **A Novel Multi-Input Floating-Gate MOS Four-Quadrant Analog Multiplier**. IEEE Journal of Solid-State Circuits, v. 31, n° 8, ago. 1996.

MUHAMMAD, T. **A Improved Analysis of the Nonlinear Distortion Performance of an N-level Analog Multiplier**. International Conference on Circuits and Systems, China, p. 740-743, jun. 1991.

PEDERSON, D. O. e MAYARAM, K. **Analog Integrated Circuits for Communication**. Kluwer, 2 ed, 1991.

PROMMEE, P.; SOMDUNYAKANOK, M.; KUMMGERN, M. e DEIJHAN, K. **Single low-supply current-mode CMOS analog multiplier circuit**. IEEE Proc. International Symposium on Communications and Information Technologies, Bangkok, p. 1101-1104, set. 2006.

SALAZAR, R. B.; ORTIZ-CONDE, A. e GARCÍA-SÁNCHEZ, F. J. **A computationally efficient method for evaluating distortion in DG-MOSFETs**. Proceedings of the NSTI – Nanotech, v. 3, p. 582-585, maio 2007.

SALAZAR, R.; ORTIZ-CONDE, A.; GARCÍA-SÁNCHEZ, F. J.; HO, C. e LIOU, J. **Evaluating MOSFET harmonic distortion by successive integration of the I–V characteristics**. Solid-State Electronics, v. 52, p.1092-1098, mar. 2008.

SANTANA, E. P.; FREIRE, R. C. S. e CUNHA, A. I. A. **A CMOS analog four-quadrant multiplier for CNN synapse**. Proceeding of 8th IEEE International Caribbean Conference on Devices, Circuits and Systems, p. 1-4, mar. 2012.

SANTANA, E. P.; FREIRE, R. C. S. e CUNHA, A. I. A. **A compact low-power CMOS analog FSR model-based CNN**. *Journal of Integrated Circuits and Systems*, v. 7, n° 1, p. 72–80, mar. 2012.

SENG, Y. K. e ROFAIL, S. S. **Design and analysis of a $\pm 1V$ CMOS four-quadrant analogue multiplier**. *IEE Proc-Circuits Devices Syst.*, v. 145, n° 3, jun. 1998.

SOUSA, A. B. F. **Projeto de Circuitos Multiplicadores Analógicos em Tecnologia CMOS**. Trabalho Final de Graduação. Salvador: Universidade Federal da Bahia, 2010.

TANNO, K.; ISHIZUKA, O. e TANG, Z. **Four-quadrant CMOS current-mode multiplier independent of device parameters**. *IEEE Trans. Circuits and Systems – II: Analog and Digital Signal Processing*, v. 47, p. 473-477, maio 2000.

TEXAS INSTRUMENTS. **Data Sheet do multiplicador analógico MPY634**. Dallas: 1995, 15 p.

VAN DER HEIJDEN, M. P. **Theory and design of an ultralinear square-law approximated LDMOS power amplifier in class-AB operation**. *IEEE Trans Microw Theory Tech*, p. 2176–2184, set 2002.

WANG, Z. **A CMOS Four-Quadrant Analog Multiplier with Single-Ended Voltage Output and Improved Temperature Performance**. *IEEE Journal of Solid-State Circuits*, v. 26, n° 9, set. 1991.

WILAMOWSKI, B. M. **VLSI Analog multiplier/divider circuit**. *IEEE Proceedings of International Symposium on Industrial Electronics, Coimbra*, v. 2, p. 493-496, jul 1998.

Apêndice A

Código executável no *software* MATLAB, para controle da SMU utilizando instruções na linguagem SCPI (*Standard Commands for Programmable Instruments*):

```
% Inicialização
clc
clear
ponto = 0;
NP=201;
% Procura do objeto unidade de medição e fonte UA2723.
%Find a VISA-USB object(ua2723)
ua2723 = instrfind('Type', 'visa-usb', 'RsrcName',
'USB0::0x0957::0x4318::my52140013::0::INSTR', 'Tag', '');
% Create the VISA-USB object if it does not exist
% otherwise use the object that was found.
if isempty(ua2723)
    ua2723 = visa('AGILENT',
'USB0::0x0957::0x4318::my52140013::0::INSTR');
else
    fclose(ua2723);
    ua2723 = ua2723(1)
end
% Connect to instrument object, obj1.
fopen(ua2723);

% Aplicação de 2 sequências de valores de tensão nos canais 1 e 2 e
medição dos valores correspondentes a multiplicação entre eles (CH2 *
CH1) no canal 3:
fprintf(ua2723, '*CLS');
fprintf(ua2723, '*RST');
fprintf(ua2723, 'VOLT:RANG R20V, (@1)');
fprintf(ua2723, 'CURR:RANG R120mA, (@1)');
fprintf(ua2723, 'CURR:LIM 50mA, (@1)');
%cormax = query(ua2723, 'CURR:LIM? (@1)')
fprintf(ua2723, 'VOLT 0V, (@1)');
fprintf(ua2723, 'OUTP 1, (@1)');

fprintf(ua2723, 'VOLT:RANG R20V, (@2)');
fprintf(ua2723, 'CURR:RANG R120mA, (@2)');
fprintf(ua2723, 'CURR:LIM 50mA, (@2)');
%cormax = query(ua2723, 'CURR:LIM? (@2)')
fprintf(ua2723, 'VOLT 0, (@2)');
fprintf(ua2723, 'OUTP 1, (@2)');

fprintf(ua2723, 'VOLT:RANG R20V, (@3)');
fprintf(ua2723, 'CURR:RANG R120mA, (@3)');
fprintf(ua2723, 'VOLT:LIM 20V, (@3)');
%cormax = query(ua2723, 'CURR:LIM? (@3)')
fprintf(ua2723, 'CURR 0, (@3)');
fprintf(ua2723, 'OUTP 1, (@3)');

v1=linspace(v1min,v1max,NP)';
v2= linspace(v2min,v2max,NP)';
```

```

% laço externo - variação de v2 (canal 2 - pino y1)
for m = 1:NP
fprintf(ua2723, 'VOLT %f, (@2)', v2(m));

% laço interno - variação de v1 (canal 1 - pino x1)
for n = 1:NP
fprintf(ua2723, 'VOLT %f, (@1)', v1(n));

%tensao = query(ua2723, 'VOLT? (@1)')
vmedida1(n) = str2double(query(ua2723, 'MEAS:VOLT? (@1)'));
imedida1(n) = str2double(query(ua2723, 'MEAS:CURR? (@1)'));
% medição da saída (canal 3):
%fprintf(ua2723, 'CURR 0, (@3)');
vmedida3(n,m) = str2double(query(ua2723, 'MEAS:VOLT? (@3)'));
imedida3(n,m) = str2double(query(ua2723, 'MEAS:CURR? (@3)'));
pause(0.0001)
ponto = ponto + 1
end
vmedida2(m) = str2double(query(ua2723, 'MEAS:VOLT? (@2)'));
imedida2(m) = str2double(query(ua2723, 'MEAS:CURR? (@2)'));
pause(0.0001)
end

fprintf(ua2723, 'OUTP 0, (@1)');
fprintf(ua2723, 'OUTP 0, (@2)');
fprintf(ua2723, 'OUTP 0, (@3)');
fclose(ua2723);
mesh(vmedida1, vmedida2, vmedida3)

tmtool

```

Apêndice B

Código executável no *software* MATLAB, utilizado para calcular a 2D-INLF:

```

load <nome do arquivo de dados>

% O arquivo de dados contém os vetores vmedida1, vmedida2 e vmedida3
com os valores medidos nos canais 1, 2 e 3, respectivamente, da SMU,
para cada valor máximo de tensão na entrada

xr = vmedida1;
yr = vmedida2;
zr = vmedida3;

% Estimativa do valor de K, a partir de pontos medidos, para cálculo
dos valores ideais da saída do multiplicador:  $z = K * x * y$ 

k1q = abs(zr(length(yr),length(xr))/(xr(length(xr))*yr(length(yr))));
k2q = abs(zr(length(yr),1)/(xr(1)*yr(length(yr))));
k3q = abs(zr(1,1)/(xr(1)*yr(1)));
k4q = abs(zr(1,length(xr))/(xr(length(xr))*yr(1)));

k = (k1q+k2q+k3q+k4q)/4

% Cálculo dos pontos da superfície ideal  $z = K * x * y$ 

[xrg,yrg] = meshgrid(xr,yr);
zir = k.*xrg.*yrg;

% Valor absoluto do volume entre as superfícies medida e ideal

for i=1:length(yt)
    fyx(i)= trapz(xr,abs(zr(:,i)-zir(:,i)));
end
vdifx=trapz(yr ,fyx);

% Volume da superfície ideal

for i=1:length(yt)
    fyix(i) = trapz(xr,abs(zir(:,i)));
end

vix=trapz(yr,abs(fyix));

% Cálculo da 2D-INLF: inlf2d é um escalar igual ao valor da 2D-INLF
correspondente ao valor máximo de tensão de entrada do arquivo de
dados carregado

inlf2d =vdifx/vix;

```